S02P0022U500

# 日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 1月19日

出 願 番 号 Application Number:

特願2001-012535

出 顏 人 Applicant(s):

ソニー株式会社



2001年11月30日

特許庁長官 Commissioner, Japan Patent Office





## 特2001-012535

【書類名】

特許願

【整理番号】

0000932002

【提出日】

平成13年 1月19日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 7/00

G06F 9/22

H03K 19/177

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

小澤 邦彦

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代理人】

【識別番号】

100094053

【弁理士】

【氏名又は名称】

佐藤 隆久

【手数料の表示】

【予納台帳番号】

014890

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9707389

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 演算システム

【特許請求の範囲】

【請求項1】 それぞれ異なる構成情報を記憶する複数の構成情報メモリと

指定されるアドレスに応じて、少なくとも演算情報を読み出し、書き込み可能 なデータメモリと、

制御信号に応じて、上記複数の構成情報メモリの構成情報を選択する選択装置と、

起動信号を受けると、指定されたパターンで上記データメモリのアドレスを生成し、上記データメモリからの読み出し、データメモリへの書き込みを行い、かつ、生成したアドレスに応じた選択情報を含む制御信号を生成し、上記選択装置に出力するアドレス生成装置と、

上記選択装置で選択された構成情報に基づいて再構成し、上記データメモリの 読み出しデータに対し所定の演算を行い、この演算結果を書き込みとしてデータ メモリに出力する演算装置と

を有する演算システム。

【請求項2】 上記アドレス生成装置は、生成するアドレス数分、上記データメモリのデータを読み出し、演算結果を上記データメモリに書き戻すという一連の操作を、生成されるアドレス数分行う

請求項1記載の演算システム。

【請求項3】 上記アドレス生成装置が、アドレス生成を行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情報を動的に変更可能な制御回路

を有する請求項1記載の演算システム。

【請求項4】 上記アドレス生成装置が、アドレス生成を行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情報を動的に変更可能な制御回路

を有する請求項2記載の演算システム。

【請求項5】 それぞれ異なる構成情報を記憶する複数の構成情報メモリと

指定されるアドレスに応じて、少なくとも演算情報を読み出し、書き込み可能 なデータメモリと、

制御信号に応じて、上記複数の構成情報メモリの構成情報を選択する選択装置 と、

起動信号を受けると、指定されたパターンで上記データメモリのアドレスを生成し、上記データメモリからの読み出し、データメモリへの書き込みを行い、かつ、生成したアドレスに応じた選択情報を含む制御信号を生成し、上記選択装置に出力するアドレス生成装置と、

上記選択装置で選択された構成情報に基づいて再構成し、上記データメモリの 読み出しデータに対し所定の演算を行い、この演算結果を書き込みとしてデータ メモリに出力する演算装置と、

上記アドレス生成装置に所定のタイミングで起動信号を出力し、生成すべきア ドレスパターンを指定する制御回路と

を有する演算システム。

【請求項6】 上記制御回路は、上記複数の構成情報メモリおよびデータメモリにアクセス可能で、上記複数の構成情報メモリに構成情報を書き込み、第2の制御信号を上記選択装置に出力して、上記複数の構成情報メモリの構成情報を利用するかを決定し、上記データメモリのデータを書き込んだ後、上記起動信号を上記アドレス生成装置に出力する

請求項5記載の演算システム。

【請求項7】 上記アドレス生成装置は、生成するアドレス数分、上記データメモリのデータを読み出し、演算結果を上記データメモリに書き戻すという一連の操作を、生成されるアドレス数分行い、動作完了を上記制御回路に報知する 請求項5記載の演算システム。

【請求項8】 上記アドレス生成装置は、生成するアドレス数分、上記データメモリのデータを読み出し、演算結果を上記データメモリに書き戻すという一連の操作を、生成されるアドレス数分行い、動作完了を上記制御回路に報知する

請求項6記載の演算システム。

【請求項9】 上記制御回路は、上記アドレス生成装置が、アドレス生成を 行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情 報を動的に変更可能である

請求項5記載の演算システム。

【請求項10】 上記制御回路は、上記アドレス生成装置が、アドレス生成を行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情報を動的に変更可能である

請求項6記載の演算システム。

【請求項11】 上記制御回路は、上記アドレス生成装置が、アドレス生成を行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情報を動的に変更可能である

請求項7記載の演算システム。

【請求項12】 上記制御回路は、上記アドレス生成装置が、アドレス生成を行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情報を動的に変更可能である

請求項8記載の演算システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、再構成可能な演算装置を含む演算システムに係り、特に、演算器の配列や、演算実行時の係数パラメータ等を、構成情報に基づいて再構成可能な演算装置を含む演算システムに関するものである。

[0002]

【従来の技術】

従来の演算システムは、たとえばCPUと、アドレス生成装置と、複数の構成情報メモリと、再構成可能な演算装置とにより構成される。

この演算システムにおいては、CPUを用いて、複数の構成情報メモリの選択を制御している。

この場合、アドレス生成装置がアドレスを生成している期間中にCPUを用いてメモリの選択を行わせるために、CPUとアドレス生成装置間に同期機構が設けられる。

[0003]

#### 【発明が解決しようとする課題】

このように、従来の演算システムでは、アドレス生成装置がアドレスを生成している期間中にCPUを用いてメモリの選択を行わせるために、CPUとアドレス生成装置間に同期機構が設ける必要があることから、制御が複雑になり、余計なハードウェアが必要になる、あるいはハードウェアの構造によっては、同期自体が不可能であるという欠点を有していた。

[0004]

本発明は、かかる事情に鑑みてなされたものであり、その目的は、同期機構が不要で、制御の簡単化、装置の簡単化を図れる演算システムを提供することにある。

[0005]

### 【課題を解決するための手段】

上記目的を達成するため、本発明の演算システムは、それぞれ異なる構成情報を記憶する複数の構成情報メモリと、指定されるアドレスに応じて、少なくとも演算情報を読み出し、書き込み可能なデータメモリと、制御信号に応じて、上記複数の構成情報メモリの構成情報を選択する選択装置と、起動信号を受けると、指定されたパターンで上記データメモリのアドレスを生成し、上記データメモリからの読み出し、データメモリへの書き込みを行い、かつ、生成したアドレスに応じた選択情報を含む制御信号を生成し、上記選択装置に出力するアドレス生成装置と、上記選択装置で選択された構成情報に基づいて再構成し、上記データメモリの読み出しデータに対し所定の演算を行い、この演算結果を書き込みとしてデータメモリに出力する演算装置とを有する。

[0006]

また、本発明では、上記アドレス生成装置は、生成するアドレス数分、上記データメモリのデータを読み出し、演算結果を上記データメモリに書き戻すという

一連の操作を、生成されるアドレス数分行う。

[0007]

また、本発明では、上記アドレス生成装置が、アドレス生成を行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情報を動的に変更可能な制御回路を有する。

[0008]

また、本発明は、それぞれ異なる構成情報を記憶する複数の構成情報メモリと、指定されるアドレスに応じて、少なくとも演算情報を読み出し、書き込み可能なデータメモリと、制御信号に応じて、上記複数の構成情報メモリの構成情報を選択する選択装置と、起動信号を受けると、指定されたパターンで上記データメモリのアドレスを生成し、上記データメモリからの読み出し、データメモリへの書き込みを行い、かつ、生成したアドレスに応じた選択情報を含む制御信号を生成し、上記選択装置に出力するアドレス生成装置と、上記選択装置で選択された構成情報に基づいて再構成し、上記データメモリの読み出しデータに対し所定の演算を行い、この演算結果を書き込みとしてデータメモリに出力する演算装置と、上記アドレス生成装置に所定のタイミングで起動信号を出力し、生成すべきアドレスパターンを指定する制御回路とを有する。

[0009]

また、本発明では、上記制御回路は、上記複数の構成情報メモリおよびデータ メモリにアクセス可能で、上記複数の構成情報メモリに構成情報を書き込み、第 2の制御信号を上記選択装置に出力して、上記複数の構成情報メモリの構成情報 を利用するかを決定し、上記データメモリのデータを書き込んだ後、上記起動信 号を上記アドレス生成装置に出力する。

[0010]

また、本発明では、上記アドレス生成装置は、生成するアドレス数分、上記データメモリのデータを読み出し、演算結果を上記データメモリに書き戻すという一連の操作を、生成されるアドレス数分行い、動作完了を上記制御回路に報知する。

[0011]

また、本発明では、上記制御回路は、上記アドレス生成装置が、アドレス生成を行っている途中で、第2の制御信号を上記選択装置に出力して、選択する構成情報を動的に変更可能である。

# [0012]

本発明によれば、たとえばまず、制御回路により、複数の構成情報メモリにそれぞれ異なる構成情報が書き込まれる。

また、制御回路により、データメモリに複数のデータがあらかじめ書き込まれる。

そして、制御回路によりアドレス生成装置に対して起動信号が出力されて、アドレス生成パターンが指定されて、アドレス生成装置の起動が行われる。

これにより、制御回路から制御がアドレス生成装置に移行され、アドレス生成 装置おいて、アドレスの自動生成が開始され、データメモリに供給される。

また、アドレス生成装置からは、生成アドレスに応じて制御信号が選択装置に 出力される。

選択装置では、アドレス生成装置による制御信号に応じて、複数の構成情報メモリの構成情報にうちのいずれかが選択されて、演算装置に供給される。

# [0013]

演算装置においては、選択装置により選択された構成情報に基づいて、演算器 の配列や、演算実行時の係数パラメータ等が再構成される。

そして、再構成された演算装置において、データメモリの読み出しデータに対 し所定の演算が行われる。

演算装置における演算結果は、書き込みデータとしてデータメモリに書き込まれる。

上記の制御を行うことで、データメモリのデータを読み出し、経路選択情報メモリに書き込まれた経路で指定された演算を実行し、データメモリに書き戻すという一連の操作が、生成されるアドレス数分自動的に行われる。

そして、その数分のアドレス生成が行われると、アドレス生成装置によるアドレスの自動生成が終了される。

そして、たとえばアドレス生成装置から制御回路に対して、演算の終了が伝え

られる。

[0014]

【発明の実施の形態】

以下、本発明の実施形態を図面に関連付けて説明する。

[0015]

# 第1実施形態

図1は、本発明に係る演算装置の第1の実施形態を示す構成図である。

図1の演算装置10は、構成情報に基づいて再構成可能なALUとMAC構造の演算器を内蔵し、係数バスn(=m+1)本、データバスn(=k+1)本、カスケード入力n-1本と出力データを持つ。

以下、演算装置10の具体的な構成および機能について、順を追って説明する

[0016]

本演算装置 1 O は、図 1 に示すように、第 1 の選択装置(SELA) 1 1 1、第 2 の選択装置(SELB) 1 2、第 3 の選択装置(SELC) 1 3、ALU 1 4、MAC構造の演算器(以下、単にMACという) 1 5、第 4 の選択装置(SELE) 1 6、レジスタ(REG) 1 7、係数入力遅延用の k (たとえば k = n - 1)個の  $F \text{ I } F \text{ O } (First-In \ First-Out \ COFIFO \sim CkFIFO) } 1 \text{ 8 } - \text{ O } \sim 1 \text{ 8 } - \text{ k }$ 、およびデータ入力遅延用の m (たとえば m = n - 1 = k) 個の  $F \text{ I } F \text{ O } (DOFIFO \sim Check ) 1 \text{ 9 } - 1 \sim 1 \text{ 9 } - m$ を主構成要素として有している。

[0017]

そして、演算装置10は、係数入力C0I, С1I, …, СkI、データ入力 D0I, D1I, …, DmI、カスケード入力P0, P1, … Pn-2、係数出力С0〇, С1〇, …, Сk〇、データ出力D0〇, D1〇, …, Dm〇、およびおよび演算出力Cを有し、再構成等のための演算制御信号ASEL, BSEL, ESEL, MACMD, ALUMD, RNDMD, SATMD, OSFMD, ACCMD、遅延制御信号C0DL, С1DL, … CkDL, D0DL, D1DL, … DmDLが供給される。

[0018]

第1の選択装置11は、制御信号ASELに応じて係数入力C0I, C1I, …, CkIとデータ0を選択し、信号asel\_outとして、ALU14、およびMAC15に出力する。

[0019]

第2の選択装置12は、制御信号BSELに応じてデータ入力D0I, D1I, m, DmIを選択し、信号bsel\_outとして、ALU14、およびMAC15に出力する。

[0020]

第3の選択装置 13 は、制御信号 CSEL に応じてカスケード入力 P0, P1, …, Pn-2 とデータ 0 を選択し、信号  $csel_out$  として、第1 の選択装置 11、ALU14、および MAC15 に出力する。

[0021]

ALU14は、alu\_acc をアキュムレートレジスタとし、第1の選択装置 11の出力信号 a s e l\_out 、第2の選択装置 12の出力信号 b s e l\_out 、および第3の選択装置 13の出力信号 c s e l\_out を入力として、制御信号 ALUMD, RNDMD, SATMD, OSFMD, ACCMDの指示に応じた 論理演算を行い、その結果を信号 a l u\_out として第4の選択装置 16に出力 する。

[0022]

具体的には、ALU14は、制御信号RNDMDの値により丸めモードを「O方向、Oから遠い方向、正の無限大方向、負の無限大方向、もっとも近い整数」から選択可能で、制御信号SATMDの値により飽和ビット幅を指定可能であり、制御信号OSFMDの値によりシフト量を指定可能となる。

また、ALU14は、制御信号ACCMDの値によりアキュムレートレジスタ alu\_acc への値のロード、ゼロ初期化を選択可能になっている。

ALU14での演算は制御信号ALUMDの値により、以下のいずれかの演算を行う。

[0023]

【数1】

```
alu\_out = asel\_out + bsel\_out
a l u \_out = a s e l \_out - b s e l \_out
alu\_out = alu\_acc + bsel\_out
a l u \_out = a l u \_acc - b s e l \_out
a l u \_out = \sim b s e l \_out
alu\_out = -bsel\_out
alu\_out = |bsel\_out|
a l u \_out = | a s e l \_out - b s e l \_out |
alu\_out = asel\_out & bsel\_out
a l u \_out = a s e l \_out | b s e l \_out
a l u \_out = a s e l \_out \land b s e l \_out
alu\_out = MAX (asel\_out, bsel\_out)
alu\_out = MIN (asel\_out, bsel\_out)
alu_out = Leading ZERO (bsel_out)
alu_out = Leading ONE (bsel_out)
alu\_out = ALS (bsel\_out)
alu\_out = ARS (bsel\_out)
alu\_out = LLS (bsel\_out)
alu\_out = LRS (bsel\_out)
a l u \_out = a s e l \_out + b s e l \_out + c s e l \_out
a l u \_out = a s e l \_out - b s e l \_out + c s e l \_out
alu\_out = asel\_out + bsel\_out - csel\_out
a l u \_out = a s e l \_out - b s e l \_out - c s e l \_out
[0024]
```

 術左シフト、ARSは算術右シフト、LLSは論理左シフト、LRSは論理右シフトを意味している。

[0025]

MAC15は、mac\_acc をアキュムレートレジスタとし、第1の選択装置 11の出力信号asel\_out、第2の選択装置12の出力信号bsel\_out、および第3の選択装置13の出力信号csel\_outを入力として、制御信号 MACMD, RNDMD, SATMD, OSFMD, ACCMDの指示に応じた 演算を行い、その結果を信号mac\_out として出力する。

[0026]

具体的には、MAC15は、制御信号RNDMDの値により丸めモードを「0方向、0から遠い方向、正の無限大方向、負の無限大方向、もっとも近い整数」のうちから選択可能であり、制御信号SATMDの値により飽和ビット幅を指定可能、かつ制御信号OSFMDの値によりシフト量を指定可能になっている。また、MAC15は、制御信号ACCMDの値によりアキュムレートレジスタmac\_acc への値のロード、ゼロ初期化が選択も可能である。

MAC15での演算は、制御信号MACMDの値により、以下のいずれかの演算を行う。

[0027]

#### 【数2】

mac\_out = a s e l \_out \* b s e l \_out
mac\_out = - (a s e l \_out \* b s e l \_out)
mac\_out = a s e l \_out \* b s e l \_out + c s e l \_out
mac\_out = - (a s e l \_out \* b s e l \_out) + c s e l \_out
mac\_out = a s e l \_out \* b s e l \_out - c s e l \_out
mac\_out = - (a s e l \_out \* b s e l \_out) - c s e l \_out
mac\_out = - (a s e l \_out \* b s e l \_out) + mac\_acc
mac\_out = - (a s e l \_out \* b s e l \_out) + mac\_acc
mac\_out = a s e l \_out \* b s e l \_out - mac\_acc
mac\_out = - (a s e l \_out \* b s e l \_out) - mac\_acc

[0028]

第4の選択装置16は、制御信号ESELに応じて、ALU14の出力信号 a lu\_out とMAC15の出力信号mac\_out のいずれかを選択し、信号 e s e l\_out としてレジスタ17に出力する。

[0.029]

レジスタ17は、第4の選択装置16の出力信号esel\_out を格納し、また格納データを第2の選択装置12に出力するとともに、演算出力Cとして出力する。

[0030]

COFIFO18-0は、制御信号CODLの値により任意のサイクル遅延が可能であり、係数入力COIを制御信号CODLの値に応じたサイクルを持って遅延させて、係数出力COOを得、たとえば次段の装置に出力する。

[0031]

C1FIFO18-1は、制御信号C1DLの値により任意のサイクル遅延が可能であり、係数入力C1Iを制御信号C1DLの値に応じたサイクルを持って遅延させて、係数出力C1Oを得、たとえば次段の装置に出力する。

[0032]

同様に、CkFIFO18-kは、制御信号CkDLの値により任意のサイクル遅延が可能であり、係数入力CkIを制御信号CkDLの値に応じたサイクルを持って遅延させて、係数出力CkOを得、たとえば次段の装置に出力する。

[0033]

DOFIFO19-0は、制御信号DODLの値により任意のサイクル遅延が可能であり、データ入力DOIを制御信号DODLの値に応じたサイクルを持って遅延させて、データ出力DOOを得、たとえば次段の装置に出力する。

[0034]

D1FIFO19-1は、制御信号D1DLの値により任意のサイクル遅延が可能であり、データ入力D1Iを制御信号D1DLの値に応じたサイクルを持って遅延させて、データ出力D1Oを得、たとえば次段の装置に出力する。

[0035]

同様に、DmFIFO19-mは、制御信号DmDLの値により任意のサイクル遅延が可能であり、データ入力DmIを制御信号DmDLの値に応じたサイクルを持って遅延させて、データ出力DmOを得、たとえば次段の装置に出力する

[0036]

なお、本実施形態では、所定のサイクルをもって遅延させない場合も遅延 0 と して、遅延の定義に含めるものとする。

[0037]

次に、上記構成による動作を、図2に示すように、n=4で、係数入出力、データ入出力が4、カスケード入力が3である演算装置10Aの動作について説明する。

[0038]

なおここでは、係数入力COI, C1I, C2I, C3Iはそれぞれa, b, c, d、データ入力DOI, D1I, D2I, D3Iはそれぞれx, y, z, w であるものとする。また、カスケード入力PO, P1, P2はそれぞれa\*x、a\*x+b\*y、a\*x+b\*y+c\*zであるものとする。

[0039]

まず、C=a\*xを求める場合を説明する。

[0040]

この場合、制御信号ASELが係数入力COI(a)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力DOI(x)を選択するように設定されて第2の選択装置12に供給される。

これにより、第1の選択装置11から係数 a が信号 a s e 1 \_\_out として、A LU14 およびMAC15 に出力される。また、第2の選択装置12からデータ x が信号 b s e 1 \_\_out として、A LU14 およびMAC15 に出力される。

[0041]

このとき、乗算を指定する制御信号MACMDが、MAC15に供給される。 これにより、MAC15において、係数aとデータxとの乗算が行われ、その結 果a\*xが信号mac\_outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号 $mac\_out(a*x)$ が選択され、信号 $esel\_out(a*x)$ としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果 a \* x が格納され、この格納データ が演算出力Cとして出力される。

[0042]

次に、C = a \* x + b \* yを求める場合を説明する。

[0043]

この場合、制御信号ASELが係数入力C1I(b)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力D1I(y)を選択するように設定されて第2の選択装置12に供給される。

また、制御信号CSELがカスケード入力PO(a\*x)を選択するように設 ・定されて第3の選択装置13に供給される。

これにより、第1の選択装置11から係数bが信号asel\_outとして、ALU14およびMAC15に出力される。また、第2の選択装置12からデータyが信号bsel\_outとして、ALU14およびMAC15に出力される。また、第3の選択装置13から、カスケード入力データa\*xが信号csel\_outとして第1の選択装置11、ALU14およびMAC15に出力される。

[0044]

このとき、乗加算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数 bとデータッとの乗算が行われ、さらに、その結果 b \* yとa \* xとの加算が行われる。これにより、MAC15から乗加算結果 a \* x + b \* yが信号mac\_outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択 装置16に供給されている。その結果、第4の選択装置16においてMAC15 の出力信号 $mac_out(a*x+b*y)$ が選択され、信号 $esel_out(a*x+b*y)$ としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果 a \* x + b \* y が格納され、この格納データが演算出力Cとして出力される。

[0045]

次に、C = a \* x + b \* y + c \* zを求める場合を説明する。

[0046]

この場合、制御信号ASELが係数入力C2I(c)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力D2I(z)を選択するように設定されて第2の選択装置12に供給される。

また、制御信号CSELがカスケード入力P1(a\*x+b\*y)を選択するように設定されて第3の選択装置13に供給される。

[0047]

このとき、乗加算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数 c とデータ z との乗算が行われ、さらに、その結果 c \* z と (a \* x + b \* y) との加算が行われる。これにより、MAC15から乗加算結果 a \* x + b \* y + c \* z が信号mac\_outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号mac\_out (a\*x+b\*y+c\*z)が選択され、信号esel\_out (a\*x+b\*y+c\*z)としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果a\*x+b\*y+c\*zが格納され この格納データが演算出力Cとして出力される。

[0048]

次に、C = a \* x + b \* y + c \* z + d \* wを求める場合を説明する。

[0049]

この場合、制御信号ASELが係数入力C3I(d)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力D3I(w)を選択するように設定されて第2の選択装置12に供給される。

また、制御信号CSELがカスケード入力P2(a\*x+b\*y+c\*z)を 選択するように設定されて第3の選択装置13に供給される。

これにより、第1の選択装置11から係数dが信号asel\_outとして、ALU14およびMAC15に出力される。また、第2の選択装置12からデータ wが信号bsel\_outとして、ALU14およびMAC15に出力される。また、第3の選択装置13から、カスケード入力データa\*x+b\*y+c\*zが信号csel\_outとして第1の選択装置11、ALU14およびMAC15に出力される。

[0050]

このとき、乗加算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数 d とデータwとの乗算が行われ、さらに、その結果d\*wと(a\*x+b\*y+c\*z)との加算が行われる。これにより、MAC15から乗加算結果a\*x+b\*y+c\*z+d\*wが信号mac outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号mac\_out (a\*x+b\*y+c\*z+d\*w)が選択され、信号esel\_out (a\*x+b\*y+c\*z+d\*w)としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果a\*x+b\*y+c\*z+d\*wが

格納され、この格納データが演算出力Cとして出力される。

[0051]

以上説明したように、本第1の実施形態によれば、制御信号ASELに応じて係数入力COI, C1I, …, CkIとデータ0を選択する第1の選択装置11と、制御信号BSELに応じてデータ入力DOI, D1I, …, DmIを選択する第2の選択装置12と、制御信号CSELに応じてカスケード入力PO, P1, …, Pn-2とデータ0を選択する第3の選択装置13と、第1の選択装置11の出力信号asel\_out、第2の選択装置12の出力信号bsel\_out、および第3の選択装置13の出力信号csel\_outを入力として、制御信号ALUMD, RNDMD, SATMD, OSFMD, ACCMDの指示に応じた論理演算を行うALU14と、第1の選択装置11の出力信号asel\_out、第2の選択装置12の出力信号bsel\_out、第2の選択装置12の出力信号bsel\_out、第2の選択装置12の出力信号bsel\_out、第4の選択装置12の出力信号をsel\_outを入力として、制御信号MACMD, RNDMD, SATMD, OSFMD, ACCMDの指示に応じた演算を行うMAC15と、制御信号ESELに応じて、ALU14の出力信号alu\_outとMAC15の出力信号mac\_outのいずれかを選択する第4の選択装置16とを設けたので、演算装置自体を外部から再構成可能である。

[0052]

したがって、本第1の実施形態によれば、論理レベルの最適化ができることは もとより、構成情報の増大を防止でき、集積回路としての面積効率の悪化を防止 できる演算装置を実現できる利点がある。

また、演算装置を再構成可能であることから、カスケード演算だけでなく並列 演算も同一のハードウェアで実現することが可能になっている。そのため、演算 装置の数を増やして多くの並列化可能な処理を効率良く実行することもできる。

[0053]

### 第2実施形態

図3は、本発明に係る並列演算装置の第2の実施形態を示す構成図である。

[0054]

本第2の実施形態では、図1の演算装置を複数個(n個)カスケード接続して

、他の演算装置の演算結果をカスケード入力することで、多くの並列化可能な処理を効率良く実行するように構成している。

[0055]

各演算装置 1 0 - 0 ~ 1 0 - n - 1 (PE 0 ~ PE n - 1) は、係数入力端子PE\_C I ~ PE\_C k I、データ入力端子PE\_D 0 I ~ PE\_D m I、カスケード入力端子PE\_P 0 ~ PE\_P n - 2、係数出力端子PE\_C 0 0 ~ PE\_C k O、データ出力端子PE\_D 0 0 ~ PE\_D m O、および演算出力端子PE\_C を有している。

[0056]

演算装置10-0においては、係数入力端子PE\_COI~PE\_CkIに係数СОІ~СkIが供給され、データ入力端子PE\_DOI~PE\_DmIにデータ入力DOI~DmIが供給され、カスケード入力PE\_P0~PE\_Pn-2に他の演算装置10-1~10-n-1の演算出力端子PE\_Cから出力される演算結果信号OT1~OTn-1が供給される。たとえばカスケード入力PE\_P0には、最終段の演算装置10-n-1の演算結果信号OTn-1が供給され、カスケード入力端子PE\_Pn-2に次段の演算装置10-1の演算結果信号OT1が供給される。

また、演算装置10-0において、係数出力端子PE\_C00~PE\_CkOからC0FIFO18-0~CkFIFO18-kで所望の遅延量だけ遅延された係数が係数出力c00~ck0として次段の演算装置10-1に出力され、データ出力端子PE\_D00~PE\_DmOからD0FIFO19-0~DmFIFO19-mで所望の遅延量だけ遅延されたデータがデータ出力d00~dk0として次段の演算装置10-1に出力される。

また、演算装置10-0においては、演算出力端子 $PE_C$ から演算結果信号 OT 0が他の演算装置 $10-1\sim10-n-1$  に出力される。

なお、図3においては、演算装置10-0に供給されるべき演算制御信号ASEL, BSEL, ESEL, MACMD, ALUMD, RNDMD, SATMD, OSFMD, ACCMD、および遅延制御信号C0DL, C1DL, …CkDL, D0DL, D1DL, …DmDLは、簡単化のため制御信号CTL0として

示している。

[0057]

演算装置10-1においては、係数入力端子PE\_\_COI~PE\_\_CkIに演算装置10-0の係数出力c00~ck0が供給され、データ入力端子PE\_\_D 0I~PE\_\_DmIに演算装置10-0のデータ出力d00~dm0が供給され、カスケード入力PE\_\_P0~PE\_\_Pn-2に他の演算装置10-0、10-2(図示せず)~10-n-1の演算出力端子PE\_\_Cから出力される演算結果信号OT0,OT2~OTn-1が供給される。たとえばカスケード入力PE\_\_P0には、前段の演算装置10-0の演算結果信号OT0が供給され、カスケード入力端子PE\_\_Pn-2に演算装置10-n-2の演算結果信号OTn-2が供給される。

また、演算装置10-1において、係数出力端子PE\_C00~PE\_CkOからC0FIFO18-0~CkFIFO18-kで所望の遅延量だけ遅延された係数が係数出力c01~ck1として次段の演算装置10-2に出力され、データ出力端子PE\_D00~PE\_DmOからD0FIFO19-0~DmFIFO19-mで所望の遅延量だけ遅延されたデータがデータ出力d01~dk1として次段の演算装置10-2に出力される。

また、演算装置10-1においては、演算出力端子 $PE_C$ から演算結果信号 OT1が他の演算装置10-0,  $10-2\sim10-n-1$  に出力される。

なお、図3においては、演算装置10-1に供給されるべき演算制御信号ASEL, BSEL, ESEL, MACMD, ALUMD, RNDMD, SATMD, OSFMD, ACCMD、および遅延制御信号CODL, C1DL, …CkDL, D0DL, D1DL, …DmDLは、簡単化のため制御信号CTL1として示している。

[0058]

同様に、演算装置 10-i ( $2 \le i \le n-2$ ) においては、係数入力端子 P E  $\_C$  O  $I \sim P$  E  $\_C$  k I に演算装置 10-i-1 の係数出力 c 0 i-1  $\sim$  c k i-1 が供給され、データ入力端子 P E  $\_D$  O  $I \sim P$  E  $\_D$  m I に演算装置 10-i-1 のデータ出力 d 0 i-1  $\sim$  d m i-1 が供給され、カスケード入力 P E  $\_P$   $0 \sim P$  E  $\_D$ 

Pn-2に他の演算装置10-0~10-i-1, 10-i+1~10-n-1の演算 出力端子PE\_Cから出力される演算結果信号OT0~OTi-1, OTi+1 ~OTn-1が供給される。

また、演算装置10-iにおいて、係数出力端子PE\_C0〇~PE\_Ck〇からC0FIFO18-0~CkFIFO18-kで所望の遅延量だけ遅延された係数が係数出力c0i~ckiとして次段の演算装置10-i+1に出力され、データ出力端子PE\_D0〇~PE\_DmOからD0FIFO19-0~DmFIFO19-mで所望の遅延量だけ遅延されたデータがデータ出力d0i~dkiとして次段の演算装置10-i+1に出力される。

また、演算装置 10-i においては、演算出力端子  $PE_C$  から演算結果信号 OT i が他の演算装置  $10-0\sim10-i-1$  ,  $10-i+1\sim10-n-1$  に出力される。

なお、図示しないが、演算装置10-iには、演算制御信号ASEL,BSEL,ESEL,MACMD,ALUMD,RNDMD,SATMD,OSFMD,ACCMD、および遅延制御信号CODL,C1DL,…CkDL,D0DL,D1DL,…DmDLが、たとえば制御信号CTLiとして供給される。

[0059]

そして、演算装置10-n-1 においては、係数入力端子PE\_\_C0I~PE\_ CkIに演算装置10-n-2 の係数出力 c 0 n-2 ~ c k n-2 が供給され、データ 入力端子PE\_\_D0I~PE\_\_DmIに演算装置10-n-2 のデータ出力 d 0 n-2 ~ d m n-2 が供給され、カスケード入力PE\_\_P0~PE\_\_Pn - 2 に他の演算装置10-0~10-n-2 の演算出力端子PE\_\_Cから出力される演算結果信号〇T0~〇Tn - 2 が供給される。たとえばカスケード入力PE\_\_P0には、前段の演算装置10-n-2 の演算結果信号〇Tn-2 が供給され、カスケード入力端子PE\_\_Pn - 2に演算装置10-0の演算結果信号〇T0が供給される。

また、演算装置10-n-1 において、係数出力端子PE\_C00~PE\_Ck Oからの係数出力、およびデータ出力端子PE\_D00~PE\_DmOからのデータ出力の他の演算装置への出力は行われない。

また、演算装置10-n-1においては、演算出力端子PE\_Cから演算結果信

号OTn-1が他の演算装置10-0~10-n-2 に出力される。

なお、図3においては、演算装置10-n-1に供給されるべき演算制御信号ASEL, BSEL, ESEL, MACMD, ALUMD, RNDMD, SATMD, OSFMD, ACCMD、および遅延制御信号CODL, C1DL, …CkDL, D0DL, D1DL, …DmDLは、簡単化のため制御信号CTLn-1として示している。

[0060]

次に、本第2の実施形態の動作を、図4に示すように、カスケード接続する演算装置数を4 (n=4)の場合を例に説明する。

この場合における各演算装置10A-0~10A-3は、図2に示す構成を有する。したがって、動作説明は、図2および図4に関連付けて行う。

なおここでは、以下の演算を行う場合を例に説明する。

[0061]

【数3】

out = a \* x + b \* y + c \* z + d \* w

[0062]

そして、演算装置10A-0への係数入力C0I, C1I, C2I, C3Iはそれぞれa, b, c, d、データ入力D0I, D1I, D2I, D3Iはそれぞれx, y, z, wであるものとする。

[0063]

まず、演算装置10A-0においては、制御信号CTL0により、演算結果信号OT0=a\*xとなる演算が行われるように制御が行われる。

[0064]

この場合、演算装置10A-0において、制御信号ASELが係数入力C0I(a)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力DOI(x)を選択するように設定されて第2の選択装置12に供給される。

これにより、第1の選択装置11から係数 a が信号 a s e 1 \_\_out として、A L U 14 およびMAC 15 に出力される。また、第2の選択装置 12 からデータ

xが信号bsel\_outとして、ALU14およびMAC15に出力される。

[0065]

このとき、乗算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数 a とデータx との乗算が行われ、その結果 a\*x が信号mac outとして第4の選択装置 16 に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号 $mac\_out(a*x)$ が選択され、信号 $esel\_out(a*x)$ としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果a\*xが格納され、この格納データが演算出力端子PE\_Cから演算結果信号OT0として、演算装置10A-1のカスケード入力PE\_P0、演算装置10A-2のカスケード入力PE\_P1、および演算装置10A-3のカスケード入力PE P2に出力される。

[0066]

演算装置10A-0においては、COFIFO18-0~C3FIFO18-3で所望の遅延量だけ遅延された係数 a, b, c, dが係数出力端子PE\_C0 O~PE\_C3Oから係数出力 c O O~c 3 O として次段の演算装置10A-1 の係数入力端子PE\_C0I~PE\_C3Iに出力され、DOFIFO19-0 ~D3FIFO19-3で所望の遅延量だけ遅延されたデータ x, y, z, wがデータ出力端子PE\_D0O~PE\_D3Oからデータ出力d00~d3Oとして次段の演算装置10A-1のデータ入力端子PE\_D0I~PE\_D3Iに出力される。

[0067]

次に、演算装置10A-1においては、制御信号CTL1により、演算結果信号OT1=OT0+b\*y=a\*x+b\*yとなる演算が行われるように制御が行われる。

[0068]

この場合、制御信号ASELが係数入力端子PE\_C1Iに供給される演算装置10A-0の係数出力c10(b)を選択するように設定されて第1の選択装

置11に供給される。

また、制御信号BSELがデータ入力端子PE\_D1Iに供給される演算装置 10A-0のデータ出力d10(y)を選択するように設定されて第2の選択装置12に供給される。

また、制御信号CSELがカスケード入力端子 $PE\_PO$ に供給される演算装置10A-0の演算結果信号OTO(a\*x)を選択するように設定されて第3の選択装置13に供給される。

これにより、第1の選択装置11から係数bが信号asel\_outとして、ALU14およびMAC15に出力される。また、第2の選択装置12からデータyが信号bsel\_outとして、ALU14およびMAC15に出力される。また、第3の選択装置13から、カスケード入力データa\*xが信号csel\_outとして第1の選択装置11、ALU14およびMAC15に出力される。

[0069]

このとき、乗加算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数 b とデータッとの乗算が行われ、さらに、その結果 b \* y と a \* x との加算が行われる。これにより、MAC15から乗加算結果 a \* x + b \* y が信号mac\_outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号 $mac_out(a*x+b*y)$ が選択され、信号 $esel_out(a*x+b*y)$ としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果 a \* x + b \* y が格納され、この格納データが演算出力端子PE\_Cから演算結果信号OT1として、演算装置10A-0のカスケード入力PE\_P2、演算装置10A-2のカスケード入力PE\_P0、および演算装置10A-3のカスケード入力PE\_P1に出力される。

[0070]

演算装置10A-1においては、COFIFO18-0~C3FIFO18-3で所望の遅延量だけ遅延された係数a,b,c,dが係数出力端子PE\_C0

O~PE\_C3Oから係数出力 c 0 1~c 3 1 として次段の演算装置 1 0 A - 2 の係数入力端子PE\_C0 I~PE\_C3 Iに出力され、D0 F I F O 1 9 - 0 ~Dm F I F O 1 9 - 3 で所望の遅延量だけ遅延されたデータ x, y, z, wがデータ出力端子PE\_D0 O~PE\_D3 Oからデータ出力d 0 1~d 3 1 として次段の演算装置 1 0 A - 3 のデータ入力端子PE\_D0 I~PE\_D3 I に出力される。

## [0071]

次に、演算装置 10A-2 においては、制御信号 CTL 2 により、演算結果信号 OT 2=OT1+c\*z=a\*x+b\*y+c\*z となる演算が行われるように制御が行われる。

# [0072]

この場合、制御信号ASELが係数入力端子PE\_\_C2Iに供給される演算装置10A-1の係数出力c21(c)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力端子PE\_D2Iに供給される演算装置 10A-1のデータ出力d21(z)を選択するように設定されて第2の選択装置 12に供給される。

また、制御信号CSELがカスケード入力端子 $PE\_PO$ に供給される演算装置1OA-1の演算結果信号OT1(a\*x+b\*y)を選択するように設定されて第3の選択装置13に供給される。

# [0073]

このとき、乗加算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数cとデータzとの乗算が行われ、さら

に、その結果 c\*zと(a\*x+b\*y)との加算が行われる。これにより、MAC15から乗加算結果 a\*x+b\*y+c\*zが信号 $mac\_out$ として第4の選択装置 16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号 $mac_out(a*x+b*y+c*z)$ が選択され、信号 $esel_out(a*x+b*y+c*z)$ としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果a\*x+b\*y+c\*zが格納され、この格納データが演算出力端子PE\_Cから演算結果信号OT2として、演算装置10A-0のカスケード入力PE\_P1、演算装置10A-2のカスケード入力PE\_P2、および演算装置10A-3のカスケード入力PE\_P0に出力される。

## [0074]

演算装置10A-2においては、COFIFO18-0~C3FIFO18-3で所望の遅延量だけ遅延された係数 a, b, c, dが係数出力端子PE\_C0 O~PE\_C3Oから係数出力 c O 2~c32として次段の演算装置10A-3の係数入力端子PE\_C0I~PE\_C3Iに出力され、DOFIFO19-0~DmFIFO19-3で所望の遅延量だけ遅延されたデータx, y, z, wがデータ出力端子PE\_D0O~PE\_D3Oからデータ出力d02~d32として次段の演算装置10A-3のデータ入力端子PE\_D0I~PE\_D3Iに出力される。

#### [0075]

次に、演算装置10A-3においては、制御信号CTL3により、演算結果信号OT3=OT2+d\*w=a\*x+b\*y+c\*z+d\*wとなる演算が行われるように制御が行われる。

#### [0076]

この場合、制御信号ASELが係数入力端子PE\_C3Iに供給される演算装置10A-2の係数出力c32(d)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力端子PE\_D3Iに供給される演算装置 10A-2のデータ出力d32(w)を選択するように設定されて第2の選択装置 12に供給される。

また、制御信号CSELがカスケード入力端子 $PE\_PO$ に供給される演算装置10A-2の演算結果信号OT2(a\*x+b\*y+c\*z)を選択するように設定されて第3の選択装置13に供給される。

これにより、第1の選択装置11から係数 d が信号 a s e 1 \_\_out として、A L U 1 4 およびMAC 1 5 に出力される。また、第2の選択装置12からデータ w が信号 b s e 1 \_\_out として、A L U 1 4 およびMAC 1 5 に出力される。また、第3の選択装置13から、カスケード入力データ a \* x + b \* y + c \* z が 信号 c s e 1 \_\_out として第1の選択装置11、A L U 1 4 およびMAC 1 5 に出力される。

[0077]

このとき、乗加算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数 d とデータwとの乗算が行われ、さらに、その結果 d \* wと(a \* x + b \* y + c \* z ) との加算が行われる。これにより、MAC15から乗加算結果 a \* x + b \* y + c \* z + d \* wが信号mac\_outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号mac\_out (a\*x+b\*y+c\*z+d\*w)が選択され、信号esel\_out (a\*x+b\*y+c\*z+d\*w)としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果 a\*x+b\*y+c\*z+d\*wが格納され、この格納データが演算出力端子PE\_Cから演算結果信号OT3として所望の演算結果 outble tot ut but ut

[0.078]

以上において、図2において図4に示す遅延制御信号C0DL, C1DL, C2DL, C3DLはすべて遅延0となるように、各C0FIFO18-0~C3FIFO18-3に供給される。

また、遅延制御信号DODLは遅延Oとなるように、DOFIFO19-0に供給され、遅延制御信号D1DLは遅延1となるように、D1FIFO19-1に供給され、遅延制御信号D2DLは遅延2となるように、D2FIFO19-2に供給され、遅延制御信号D3DLは遅延3となるように、D3FIFO19-3に供給される。

#### [0079]

以上説明したように、本第2の実施形態によれば、制御信号ASELに応じて 係数入力C0I,C1I,…,CkIとデータ0を選択する第1の選択装置11 と、制御信号BSELに応じてデータ入力DOI, D1I, …, DmIを選択す る第2の選択装置12と、制御信号CSELに応じてカスケード入力P0、P1 , …, Pn-2 とデータ0を選択する第3の選択装置13と、第1の選択装置1 1の出力信号asel\_out 、第2の選択装置12の出力信号bsel\_out 、 および第3の選択装置13の出力信号cse1\_out を入力として、制御信号A LUMD,RNDMD,SATMD,OSFMD,ACCMDの指示に応じた論 理演算を行うALU14と、第1の選択装置11の出力信号asel\_out 、第 2の選択装置12の出力信号 b s e 1 \_\_out 、および第3の選択装置13の出力 信号 c s e l \_\_out を入力として、制御信号MACMD, RNDMD, SATM D, OSFMD, ACCMDの指示に応じた演算を行うMAC15と、制御信号 ESELに応じて、ALU14の出力信号alu outとMAC15の出力信号 mac\_out のいずれかを選択する第4の選択装置16と、遅延制御信号C0D L~CkDLの値により任意のサイクル遅延可能であり、係数入力を遅延制御信 号C0DL~CkDLの値に応じたサイクルを持って遅延させて、係数出力を得 、次段の装置に出力するCOFIFO18-0~CkFIFO18-kと、制御 信号DODL~DmDLの値により任意のサイクル遅延可能であり、データ入力 を遅延制御信号D0DL~DmDLの値に応じたサイクルを持って遅延させて、 データ出力を得、次段の装置に出力するD0FIFO19-0~DmFIFO1

9-mとを有する複数の演算装置10-0~10-n-1を設け、演算装置10-0~10-n-1の係数およびデータの入出力同士をカスケード接続し、かつ、各演算装置の演算結果信号OT0~OTn-1を他の装置のカスケード入力PE\_P0, PE\_P1, …, PE\_Pn-2として供給するように構成したので、演算装置自体を外部から再構成可能である。

[0080]

したがって、本第2の実施形態によれば、上述した第1の実施形態と同様に、 論理レベルの最適化ができることはもとより、構成情報の増大を防止でき、集積 回路としての面積効率の悪化を防止できる演算装置を実現できる利点がある。

また、演算装置を再構成可能であることから、カスケード演算だけでなく並列 演算も同一のハードウェアで実現することが可能になっている。そのため、演算 装置の数を増やして多くの並列化可能な処理を効率良く実行することもできる。

[0081]

また、MACやALUが1あるいは2であるDSPではMEMW=ax+by+cz+dwの演算を行う場合、一時レジスタにデータを書き戻して演算結果を得る必要があったのに対して、本第2の実施形態によれば、各演算装置にax, by, cz, dwの演算を割り当て、さらに前段の演算結果をカスケードすることで一度にMEMWの演算が可能になっている。

そのため、実行サイクル数が短くなる。また一時レジスタへのアクセスが少なくなるため電力の消費も抑えることができる利点がある。

[0082]

#### 第3実施形態

図5は、本発明に係る演算装置の第3の実施形態を示す構成図である。

[0083]

図5の演算装置20は、構成情報に基づいて再構成可能な演算装置であって、 4入力4出力の演算を行い、バタフライ演算とシフト演算を同時に実行可能に構 成されている。

[0084]

本演算装置20は、単項演算手段としてのシフト演算器(SFT0)21-0

、およびシフト演算器(SFT1)21-1、入力選択装置(RSEL0)22-0、入力選択装置(RSEL1)22-1、2入力2出力のバタフライ演算器(BTF0)23、出力選択装置(DSEL0)24-0、出力選択装置(DSEL1)24-1、出力選択装置(WSEL0)25-0、および出力選択装置(WSEL1)25-1を有している。

[0085]

そして、演算装置20は、データ入力MEMR0, MEMR1, I0, I1、およびデータ出力MEMW0, MEMW1, D0, D1を有し、また、再構成等のための制御信号BTFMD0, R0SEL, R1SEL, W0SEL, W1SEL, D0SEL, D1SELが供給される。

[0086]

シフト演算器21-0は、データ入力MEMROの値を制御信号SFTOMDに応じて単項演算、具体的には、制御信号SFTOMDが示す値(シフト量)に応じて左または右に任意ビットだけシフトする演算を行って、その結果を入力選択装置22-0および出力選択装置24-0に出力する。なお、シフト演算器21-0は、たとえば制御信号SFTOMDが示すシフト量がゼロの場合には、シフト演算を行わず、データ入力MEMROをそのまま出力する。

[0087]

シフト演算器 2 1 - 1 は、データ入力MEMR 1 の値を制御信号 SFT 1 MD に応じて単項演算、具体的には、制御信号 SFT 1 MDが示す値(シフト量)に応じて左または右に任意ビットだけシフトする演算を行って、その結果を入力選択装置 2 2 - 1 および出力選択装置 2 4 - 1 に出力する。なお、シフト演算器 2 1 - 1 は、たとえば制御信号 SFT 1 MDが示すシフト量がゼロの場合には、シフト演算を行わず、データ入力MEMR 1 をそのまま出力する。

[0088]

入力選択装置22-0は、制御信号ROSELに応じて、シフト演算器21-0の出力データおよびデータ入力IOのいずれかを選択し、信号rOsel\_outとしてバタフライ演算器23に出力する。

[0089]

入力選択装置 2 2 - 1 は、制御信号R 1 S E L に応じて、シフト演算器 2 1 - 1 の出力データおよびデータ入力 I 1 のいずれかを選択し、信号 r 1 s e 1 \_\_out としてバタフライ演算器 2 3 に出力する。

[0090]

バタフライ演算器23は、入力端子DAに入力選択装置22-0の出力信号rOsel\_outを入力し、入力端子DBの入力選択装置22-1の出力信号r1sel\_outを入力し、制御端子CTLに供給される制御信号BTFMDOの指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btfOa\_outとして出力選択装置24-0および25-0に出力し、他方の演算結果を出力端子OBから信号btfOb\_outとして出力選択装置24-1および25-1に出力する。

[0091]

具体的には、バタフライ演算器23は、制御信号BTFMDOの値により、以下のいずれかの演算を選択的に行う。

[0092]

# 【数4】

```
btf0 a __out = r1sel__out , btf0 b __out = r0sel__out
btf0 a __out = r1sel__out , btf0 b __out =-r0sel__out
btf0 a __out =-r1sel__out , btf0 b __out = r0sel__out
btf0 a __out =-r1sel__out , btf0 b __out =-r0sel__out
btf0 a __out = r0sel__out , btf0 b __out = r1sel__out
btf0 a __out = r0sel__out , btf0 b __out =-r1sel__out
btf0 a __out =-r0sel__out , btf0 b __out = r1sel__out
btf0 a __out =-r0sel__out , btf0 b __out =-r1sel__out
btf0 a __out = r0sel__out + r1sel__out , btf0 b __out
= r0sel__out - r1sel__out
btf0 a __out = r0sel__out + r1sel__out , btf0 b __out
= r1sel__out - r0sel__out
btf0 a __out = r0sel__out - r1sel__out , btf0 b __out
```

[0093]

出力選択装置24-0は、制御信号DOSELに応じて、シフト演算器21-0の出力信号(たとえばMEMRO)とバタフライ演算器23の出力信号btf0a out のいずれかを選択し、信号DOとして出力する。

[0094]

出力選択装置 24-1 は、制御信号 D1SEL に応じて、シフト演算器 21-1 の出力信号(たとえば MEMR1)とバタフライ演算器 23 の出力信号 btf0 b out のいずれかを選択し、信号 D1 として出力する。

`[0095]

出力選択装置25-0は、制御信号WOSELに応じて、データ入力IOとバタフライ演算器23の出力信号btfOa\_outのいずれかを選択し、信号MEMWOとして出力する。

[0096]

出力選択装置 25-1 は、制御信号W 1 S E L に応じて、データ入力 I 1 とバタフライ演算器 2 3 の出力信号 b t f 0 b \_out のいずれかを選択し、信号M E MW 1 として出力する。

[0097]

次に、上記構成による動作を説明する。

ここでは、

D O = M E M R O,

D1 = MEMR0 - MEMR1,

MEMWO = MEMRO + MEMR1,

MEMW1 = I1

の演算を実行するものとする。

[0098]

たとえばシフト演算器21-0,21-1のシフト量が、制御信号SFTOM

D, SFT1MDによりゼロに設定される。

したがって、シフト演算器 2 1 - 0 の出力はMEMR 0 となり、入力選択装置 2 2 - 0 および出力選択装置 2 4 - 0 に供給される。

同様に、シフト演算器21-1の出力はMEMR1となり、入力選択装置22-1および出力選択装置24-1に供給される。

[0099]

入力選択装置22-0では、制御信号ROSELにより、シフト演算器21-0の出力信号、すなわちMEMROを選択するように制御され、選択されたデータMEMROが信号rOsel\_outとして、バラフライ演算器23の入力端子DAに供給される。

また、入力選択装置 22-1 では、制御信号R 1 S E L により、シフト演算器 21-1 の出力信号、すなわちM E M R 1 を選択するように制御され、選択されたデータM E M R 1 が信号 r 1 s e 1 \_out として、バラフライ演算器 2 3 の入力端子D B に供給される。

[0100]

バタフライ演算器 2 3 では、制御端子CTLに供給される制御信号BTFMD 0 により、OA=DA+DB、OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23においては、入力端子DAに供給されたデータMEMR0と入力端子DBに供給されたデータMEMR1とが加算され、その結果である(MEMR0+MEMR1)が出力端子OAから信号btf0a\_outとして、出力選択装置24-0および25-0に出力される。

また、バタフライ演算器 2 3 においては、入力端子DAに供給されたデータMEMR 0 と入力端子DBに供給されたデータMEMR 1 との差がとられ、その結果である(MEMR 0 - MEMR 1)が出力端子OBから信号 b t f 0 b \_\_outとして、出力選択装置 2 4 - 1 および 2 5 - 1 に出力される。

[0101]

出力選択装置24-0では、シフト演算器21-0の出力信号 (MEMRO) とバタフライ演算器23の出力信号btf0a out (=MEMRO+MEMR 1)のうち、シフト演算器21-0の出力信号(MEMRO)を選択するように 制御信号DOSELが供給され、これにより選択されたデータが信号DO=ME MROとして出力される。

#### [0102]

出力選択装置25-0では、データ入力IOとバタフライ演算器23の出力信号btfOa\_out (=MEMRO+MEMR1)のうち、バタフライ演算器23の出力信号btfOa\_out を選択するように制御信号WOSELが供給され、これにより選択されたデータが信号MEMWO=MEMRO+MEMR1として出力される。

# [0103]

また、出力選択装置 25-1 では、データ入力 I 1 とバタフライ演算器 2 3 の 出力信号 b t f 0 b \_\_out (=MEMR 0 -MEMR 1) のうち、データ入力 I 1 を選択するように制御信号W 1 S E L が供給され、これにより選択されたデータが信号MEMW 1 = I 1 として出力される。

#### [0104]

出力選択装置 2 4 - 1 では、シフト演算器 2 1 - 1 の出力信号(MEMR 1)とバタフライ演算器 2 3 の出力信号 b t f 0 b \_\_out (= MEMR 0 - MEMR 1)のうち、バタフライ演算器 2 3 の出力信号 b t f 0 b \_\_out を選択するように制御信号 D 1 S E L が供給され、これにより選択されたデータが信号 D 1 = MEMR 0 - MEMR 1 として出力される。

### [0105]

以上説明したように、本第3の実施形態によれば、データ入力MEMROの値を制御信号SFTOMDが示す値に応じて左または右に任意ビットだけシフトする演算を行うシフト演算器21-0と、データ入力MEMR1の値を制御信号SFT1MDが示す値に応じて左または右に任意ビットだけシフトする演算を行うシフト演算器21-1と、制御信号ROSELに応じて、シフト演算器21-0の出力データおよびデータ入力IOのいずれかを選択し、信号rOsel\_outとして出力する入力選択装置22-0と、制御信号R1SELに応じて、シフト演算器21-1の出力データおよびデータ入力I1のいずれかを選択し、信号r

1 s e 1 \_out として出力する入力選択装置22-1と、入力端子DAに入力選 択装置22-0の出力信号r0sel out を入力し、入力端子DBに入力選択 装置22-1の出力信号r1se1 out を入力し、制御端子CTLに供給され る制御信号BTFMD0の指示に応じた演算を行って2つの演算結果を得、一方 の演算結果を出力端子OAから信号btf0a out として出力選択装置24-0および25-0に出力し、他方の演算結果を出力端子OBから信号btf0b out として出力選択装置24-1および25-1に出力するバタフライ演算器 23と、制御信号D0SELに応じて、シフト演算器21-0の出力信号とバタ フライ演算器23の出力信号btfOa out のいずれかを選択し、信号DOと して出力する出力選択装置24-0と、制御信号D1SELに応じて、シフト演 算器21-1の出力信号とバタフライ演算器23の出力信号btfob out の いずれかを選択し、信号D1として出力する出力選択装置24-1と、制御信号 WOSELに応じて、データ入力IOとバタフライ演算器23の出力信号btf Oa out のいずれかを選択し、信号MEMWOとして出力する出力選択装置2 5-0と、制御信号W1SELに応じて、データ入力I1とバタフライ演算器2 3の出力信号btf0b out のいずれかを選択し、信号MEMW1として出力 する出力選択装置25-1とを設けたので、以下の効果を得ることができる。

[0106]

バタフライ演算などの多入力、多出力演算を行う場合には、y 0 = x 0 + x 1, y 1 = x 0 - x 1 などの演算を同時に行うことができる。

このため、入力データとして×0と×1を1回ずつ読み出せばよい。そのため メモリ/レジスタへのアクセス効率があがるという利点がある。

また専用ハードウェアと異なり、y 0 = x 0 + x 1とy 1 = x 0 - x 1のほかにも、y 0 = x 0 + x 1 + x 2 + x 3 などの計算を柔軟に行うことができる構成を容易に実現できる利点がある。

[0107]

また、演算装置自体を外部から再構成可能であることから、論理レベルの最適 化ができることはもとより、構成情報の増大を防止でき、集積回路としての面積 効率の低下を防止できる演算装置を実現できる利点がある。 [0108]

# 第4 実施形態

図6は、本発明に係る演算装置の第4の実施形態を示す構成図である。

[0109]

図6の演算装置20Aは、構成情報に基づいて再構成可能な演算装置であって、8入力8出力の演算を行い、バタフライ演算とシフト演算を同時に実行可能に構成されている。

[0110]

本演算装置20Aは、シフト演算器(SFT0)21A-0、シフト演算器(SFT1)21A-1、シフト演算器(SFT2)21A-2、シフト演算器(SFT3)21A-3、入力選択装置(RSEL0)22A-0、入力選択装置(RSEL1)22A-1、入力選択装置(RSEL2)22A-2、入力選択装置(RSEL1)22A-1、入力選択装置(RSEL2)23A-0、バタフライ演算器(BTF0)23A-0、バタフライ演算器(BTF1)23A-1、出力選択装置(DSEL0)24A-0、出力選択装置(DSEL1)24A-1、出力選択装置(DSEL2)24A-2、出力選択装置(DSEL3)24A-3、出力選択装置(WSEL0)25A-0、出力選択装置(WSEL1)25A-1、出力選択装置(WSEL0)25A-2、および出力選択装置(WSEL3)25A-3を有している。

[0111]

そして、演算装置20Aは、データ入力MEMR0, MEMR1, MEMR2, MEMR3, I0, I1、I2, I3、およびデータ出力MEMW0, MEMW1, MEMW2, MEMW3, D0, D1, D2, D3を有し、また、再構成のための制御信号BTFMD0, BTFMD1, R0SEL, R1SEL, R2SEL, R3SEL, W0SEL, W1SEL, W2SEL, W3SEL, D0SEL, D1SEL, D2SEL, D3SELが供給される。

[0112]

シフト演算器21A-0は、データ入力MEMR0の値を制御信号SFT0M Dに応じて単項演算、具体的には、制御信号SFT0MDが示す値(シフト量) に応じて左または右に任意ビットだけシフトする演算を行って、その結果を信号 sft0\_outとして入力選択装置22A-0および出力選択装置24A-0に出力する。なお、シフト演算器21A-0は、たとえば制御信号SFTOMDが示すシフト量がゼロの場合には、シフト演算を行わず、データ入力MEMROをそのまま出力する。

### [0113]

シフト演算器21A-1は、データ入力MEMR1の値を制御信号SFT1M Dに応じて単項演算、具体的には、制御信号SFT1MDが示す値(シフト量) に応じて左または右に任意ビットだけシフトする演算を行って、その結果を信号 sft1\_outとして入力選択装置22A-1および出力選択装置24A-1に 出力する。なお、シフト演算器21A-1は、たとえば制御信号SFT1MDが 示すシフト量がゼロの場合には、シフト演算を行わず、データ入力MEMR1を そのまま出力する。

### [0114]

シフト演算器 2 1 A - 2 は、データ入力MEMR 2 の値を制御信号 SFT 2 M D に応じて単項演算、具体的には、制御信号 SFT 2 M D が示す値(シフト量)に応じて左または右に任意ビットだけシフトする演算を行って、その結果を信号 sft 2\_out として入力選択装置 2 2 A - 2 および出力選択装置 2 4 A - 2 に出力する。なお、シフト演算器 2 1 A - 2 は、たとえば制御信号 SFT 2 M D が示すシフト量がゼロの場合には、シフト演算を行わず、データ入力MEMR 2 をそのまま出力する。

#### [0115]

シフト演算器 2 1 A - 3 は、データ入力MEMR 3 の値を制御信号 SFT 3 M Dに応じて単項演算、具体的には、制御信号 SFT 3 M Dが示す値(シフト量)に応じて左または右に任意ビットだけシフトする演算を行って、その結果を信号 sft 3\_out として入力選択装置 2 2 A - 3 および出力選択装置 2 4 A - 3 に出力する。なお、シフト演算器 2 1 A - 3 は、たとえば制御信号 SFT 3 M D が示すシフト量がゼロの場合には、シフト演算を行わず、データ入力MEMR 3 をそのまま出力する。

#### [0116]

入力選択装置22A-0は、制御信号ROSELに応じて、シフト演算器21A-0の出力データおよびデータ入力IOのいずれかを選択し、信号rOsel \_out としてバタフライ演算器23A-0に出力する。

[0117]

入力選択装置 2 2 A - 1 は、制御信号R 1 S E L に応じて、シフト演算器 2 1 A - 1 の出力データおよびデータ入力 I 1 のいずれかを選択し、信号 r 1 s e 1 \_\_out としてバタフライ演算器 2 3 A - 0 に出力する。

[0118]

入力選択装置22A-2は、制御信号R2SELに応じて、シフト演算器21A-2の出力データおよびデータ入力I2のいずれかを選択し、信号r2se1 out としてバタフライ演算器23A-1に出力する。

[0119]

入力選択装置 22A-3 は、制御信号R 3SEL に応じて、シフト演算器 21A-3 の出力データおよびデータ入力 I3 のいずれかを選択し、信号 r3se1 out としてバタフライ演算器 23A-1 に出力する。

[0120]

バタフライ演算器 2 3 A - 0 は、入力端子DAに入力選択装置 2 2 A - 0 の出力信号 r 0 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 A - 1 の出力信号 r 1 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD 0 の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 0 a \_\_out として出力選択装置 2 4 A - 0 および 2 5 A - 0 に出力し、他方の演算結果を出力端子OBから信号 b t f 0 b \_\_out として出力選択装置 2 4 A - 1 および 2 5 A - 1 に出力する。

[0121]

具体的には、バタフライ演算器23A-0は、制御信号BTFMD0の値により、以下のいずれかの演算を選択的に行う。

[0122]

【数5】

btf0a out = r1sel out, btf0b out = r0sel out

[0123]

バタフライ演算器 2 3 A - 1 は、入力端子DAに入力選択装置 2 2 A - 2 の出力信号 r 2 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 A - 3 の出力信号 r 3 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD1の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 1 a \_\_out として出力選択装置 2 4 A - 2 および 2 5 A - 2 に出力し、他方の演算結果を出力端子OBから信号 b t f 1 b \_\_out として出力選択装置 2 4 A - 3 および 2 5 A - 3 に出力する。

[0124]

具体的には、バタフライ演算器23A-1は、制御信号BTFMD1の値により、以下のいずれかの演算を選択的に行う。

[0125]

【数 6 】

btfla\_out = r3sel\_out , btflb\_out = r2sel\_out

# [0126]

出力選択装置 24A-0 は、制御信号 DOSEL に応じて、シフト演算器 21A-0 の出力信号 sft0 out (たとえばMEMRO)とバタフライ演算器 23A-0 の出力信号 btf0a out のいずれかを選択し、信号 DOSEL で出力する。

#### [0127]

出力選択装置 24A-1 は、制御信号D1SELに応じて、シフト演算器 21A-1 の出力信号 s f t 1 \_out (たとえばMEMR1)とバタフライ演算器 23A-0 の出力信号 b t f 0 b \_out のいずれかを選択し、信号D1として出力する。

#### [0128]

出力選択装置 24A-2 は、制御信号 D2SEL に応じて、シフト演算器 21A-2 の出力信号 s f t 2 out (たとえばMEMR 2)とバタフライ演算器 23A-1 の出力信号 b t f 1 a out のいずれかを選択し、信号 D2 として出力

3 8

する。

[0129]

出力選択装置 24A-3 は、制御信号 D3SEL に応じて、シフト演算器 21A-3 の出力信号 sft3 out (たとえばMEMR3)とバタフライ演算器 23A-1 の出力信号 btf1b out のいずれかを選択し、信号 D3 として出力する。

[0130]

出力選択装置25A-0は、制御信号WOSELに応じて、データ入力IOとバタフライ演算器23A-0の出力信号btfOa\_outのいずれかを選択し、信号MEMWOとして出力する。

[0131]

出力選択装置 25A-1 は、制御信号W 1SEL に応じて、データ入力 I1E バタフライ演算器 23A-0 の出力信号  $btf0b_out$  のいずれかを選択し、信号MEMW 1E して出力する。

[0132]

出力選択装置 25A-2 は、制御信号W 2SEL に応じて、データ入力 I 2 と バタフライ演算器 23A-1 の出力信号 b t f 1 a \_out のいずれかを選択し、信号MEMW 2 として出力する。

[0133]

出力選択装置25A-3は、制御信号W3SELに応じて、データ入力I3とバタフライ演算器23A-1の出力信号btf1b\_outのいずれかを選択し、信号MEMW3として出力する。

[0134]

次に、上記構成による動作を説明する。

ここでは、

D1 = MEMR0 - MEMR1,

D3 = MEMR2 - MEMR3,

MEMWO = MEMRO + MEMR1,

MEMW2 = MEMR2 + MEMR3

MEMW1 = I1

MEMW3 = I3

の演算を実行するものとする。

[0135]

たとえばシフト演算器21A-0, 21A-1, 21A-2, 21A-3のシフト量が、制御信号SFTOMD, SFT1MD, SFT2MD, SFT3MDによりゼロに設定される。

したがって、シフト演算器21A-0の出力信号sft0\_outはMEMR0となり、入力選択装置22A-0および出力選択装置24A-0に供給される。

同様に、シフト演算器 2 1 A - 1 の出力信号 s f t 1 \_\_out はMEMR1となり、入力選択装置 2 2 A - 1 および出力選択装置 2 4 A - 1 に供給される。

シフト演算器 2 1 A - 2 の出力信号 s f t 2 \_\_out はMEMR 2 となり、入力 選択装置 2 2 A - 2 および出力選択装置 2 4 A - 2 に供給される。

そして、シフト演算器 21A-3 の出力信号 s f t 3 \_out はMEMR 3 となり、入力選択装置 22A-3 および出力選択装置 24A-3 に供給される。

[0136]

入力選択装置 22A-0では、制御信号ROSELにより、シフト演算器 21A-0の出力信号、すなわちMEMROを選択するように制御され、選択されたデータMEMROが信号 rOsel\_outとして、バラフライ演算器 23A-0の入力端子DAに供給される。

入力選択装置 22A-1 では、制御信号R 1 S E L により、シフト演算器 21 A -1 の出力信号、すなわちM E M R 1 を選択するように制御され、選択されたデータM E M R 1 が信号 r 1 s e 1 \_ out として、バラフライ演算器 2 3 A - 0 の入力端子D B に供給される。

[0.137]

また、入力選択装置 22A-2では、制御信号R 2SELにより、シフト演算器 21A-2の出力信号、すなわちMEMR 2を選択するように制御され、選択されたデータMEMR 2 が信号 r 2 s e 1 \_out として、バラフライ演算器 2 3 A-1 の入力端子D Aに供給される。

入力選択装置 22A-3では、制御信号R 3 S E L により、シフト演算器 21 A -3 の出力信号、すなわちM E M R 3 を選択するように制御され、選択されたデータM E M R 3 が信号 r 3 s e 1 \_\_out として、バラフライ演算器 2 3 A -1 の入力端子D B に供給される。

[0138]

バタフライ演算器 23A-0 では、制御端子CTLに供給される制御信号BTFMD0により、OA=DA+DB,OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23A-0においては、入力端子DAに供給されたデータMEMR0と入力端子DBに供給されたデータMEMR1とが加算され、その結果である(MEMR0+MEMR1)が出力端子OAから信号btf0aoutとして、出力選択装置24A-0および25A-0に出力される。

また、バタフライ演算器23A-0においては、入力端子DAに供給されたデータMEMR0と入力端子DBに供給されたデータMEMR1との差がとられ、その結果である(MEMR0-MEMR1)が出力端子OBから信号btf0b\_outとして、出力選択装置24A-1および25A-1に出力される。

[0139]

同様に、バタフライ演算器 2 3 A - 1 では、制御端子 C T L に供給される制御信号 B T F M D 1 により、O A = D A + D B , O B = D A - D B が計算されるモードに設定される。

これにより、バタフライ演算器23A-1においては、入力端子DAに供給されたデータMEMR2と入力端子DBに供給されたデータMEMR3とが加算され、その結果である(MEMR2+MEMR3)が出力端子OAから信号btf1a outとして、出力選択装置24A-2および25A-2に出力される。

また、バタフライ演算器23A-1においては、入力端子DAに供給されたデータMEMR2と入力端子DBに供給されたデータMEMR3との差がとられ、その結果である(MEMR2-MEMR3)が出力端子OBから信号btf1boutとして、出力選択装置24A-3および25A-3に出力される。

[0140]

出力選択装置24A-1において、シフト演算器21A-1の出力信号(MEMR1)とバタフライ演算器23A-0の出力信号btf0b\_out (=MEMR0-MEMR1)のうち、バタフライ演算器23A-0の出力信号btf0b\_out を選択するように制御信号D1SELが供給され、これにより選択されたデータが信号D1=MEMR0-MEMR1として出力される。

## [0141]

また、出力選択装置25A-0では、データ入力IOとバタフライ演算器23A-0の出力信号btfOa\_out (=MEMR0+MEMR1)のうち、バタフライ演算器23A-0の出力信号btfOa\_out を選択するように制御信号WOSELが供給され、これにより選択されたデータが信号MEMW0=MEMR0+MEMR1として出力される。

## [0142]

また、出力選択装置 25A-1では、データ入力 I 1 とバタフライ演算器 23 A-0 の出力信号 b t f 0 b \_\_out (=MEMR 0 -MEMR 1) のうち、データ入力 I 1 を選択するように制御信号W 1 S E L が供給され、これにより選択されたデータが信号MEMW 1 = I 1 として出力される。

### [0143]

また、出力選択装置24A-3において、シフト演算器21A-3の出力信号 (MEMR3)とバタフライ演算器23A-1の出力信号btf1b\_out (= MEMR2-MEMR3)のうち、バタフライ演算器23B-1の出力信号btf1b\_out を選択するように制御信号D3SELが供給され、これにより選択されたデータが信号D3=MEMR2-MEMR3として出力される。

#### [0.144]

また、出力選択装置 2 5 A - 2 では、データ入力 I 2 とバタフライ演算器 2 3 A - 1 の出力信号 b t f 1 a \_\_out (= MEMR 2 + MEMR 3) のうち、バタフライ演算器 2 3 A - 1 の出力信号 b t f 1 a \_\_out を選択するように制御信号 W 2 S E L が供給され、これにより選択されたデータが信号MEMW 2 = MEMR 2 + MEMR 3 として出力される。

#### [0145]

[0146]

本第4の実施形態に係る8入力8出力の演算装置20Aによれば、上述した第3の実施形態の効果と同様の効果を得ることができる。

[0147]

## 第5実施形態

図7は、本発明に係る演算装置の第5の実施形態を示す構成図である。

[0148]

本第5の実施形態が上述した第4の実施形態と異なる点は、入力端子DAにバタフライ演算器23A-0の出力信号btf0a\_outを入力し、入力端子DBにバタフライ演算器23A-1の出力信号btf1a\_outを入力し、制御端子CTLに供給される制御信号BTFMD2の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btf2a\_outとして出力選択装置25B-0および25B-2に出力し、他方の演算結果を出力端子OBから信号btf2b\_outとして出力選択装置25B-1および25B-3に出力するバタフライ演算器23A-2を設け、3つのバタフライ演算器をいわゆる多段に配置して、ツリー状に接続した構成としたことにある。

[0149]

なお、本第5の実施形態に係るバタフライ演算器23B-2は、制御信号BT FMD2の値により、以下のいずれかの演算を選択的に行う。

[0150]

#### 【数7】

btf2 a \_\_out = btf0a\_\_out , btf2 b \_\_out = btf1a\_\_out
btf2 a \_\_out = btf0a\_\_out , btf2 b \_\_out =-btf1a\_\_out
btf2 a \_\_out =-btf0a\_\_out , btf2 b \_\_out = btf1a\_\_out
btf2 a \_\_out =-btf0a\_\_out , btf2 b \_\_out =-btf1a\_\_out

そして、本第5の実施形態においては、出力選択装置25B-0~25B-3 を制御信号WOSEL~W3SELに応じて3つの入力データの中から一つのデータを選択し、信号MEMW0~MEMW3として出力するように構成している

[0152]

[0151]

出力選択装置 25B-0は、制御信号WOSELに応じて、データ入力 IOとバタフライ演算器 23A-0の出力信号 b t f O a \_out とバタフライ演算器 23B-2 の出力信号 b t f 2 a \_out とのいずれかを選択し、信号MEMWOとして出力する。

[0153]

出力選択装置 25B-1 は、制御信号W 1SEL に応じて、データ入力 I1E バタフライ演算器 23A-0 の出力信号  $btf0b_out$  とバタフライ演算器 23B-2 の出力信号  $btf2b_out$  のいずれかを選択し、信号MEMW 1E として出力する。

[0154]

出力選択装置25B-2は、制御信号W2SELに応じて、データ入力I2と

バタフライ演算器 2.3A-1 の出力信号 b.t.f.1  $a\_out$  とバタフライ演算器 2.3B-2 の出力信号 b.t.f.2  $a\_out$  のいずれかを選択し、信号MEMW 2.2 として出力する。

### [0155]

出力選択装置 25B-3 は、制御信号W 3SEL に応じて、データ入力 I3 とバタフライ演算器 23A-1 の出力信号 b t f1b out とバタフライ演算器 23B-2 の出力信号 b t f2b out のいずれかを選択し、信号MEMW 3 として出力する。

## [0156]

その他の構成および機能は、第4の実施形態に係る図6と同様であることから、図7においては、図6と同一構成部分は、同一符号をもって表している。

#### [0157]

このような構成において、たとえばバタフライ演算器23A-0の出力信号 b t f 0 a \_\_out が (MEMR 0 + MEMR 1) で、バタフライ演算器23A-1 の出力信号 b t f 1 a \_\_out が (MEMR 2 + MEMR 3) であるとした場合に、たとえばバタフライ演算器23B-2の出力信号 b t f 2 a \_\_out が (MEM R 0 + MEMR 1 + MEMR 2 + MEMR 3) となり、出力信号 b t f 2 b \_\_out が (MEMR 0 + MEMR 1 - MEMR 2 - MEMR 3) となる。

### [0158]

そして、出力選択装置25B-0において、制御信号W0SELに応じて、バタフライ演算器23B-2の出力信号btf2a\_out を選択するように制御することにより、信号MEMW0は(MEMR0+MEMR1+MEMR2+MEMR3)として出力される。

同様に、出力選択装置 2 5 B - 2 において、制御信号W 2 S E L に応じて、バタフライ演算器 2 3 B - 2 の出力信号 b t f 2 a \_\_out を選択するように制御することにより、信号M E M W 2 は (M E M R O + M E M R 1 + M E M R 2 + M E M R 3) として出力される。

#### [0159]

また、出力選択装置25B-1において、制御信号W1SELに応じて、バタ

フライ演算器 2 3 B - 2 の出力信号 b t f 2 b \_\_out を選択するように制御することにより、信号MEMW 1 は (MEMR 0 + MEMR 1 - MEMR 2 - MEM R 3) として出力される。

同様に、出力選択装置25B-3において、制御信号W3SELに応じて、バタフライ演算器23B-2の出力信号btf2b\_out を選択するように制御することにより、信号MEMW3は(MEMR0+MEMR1-MEMR2-EMR3)として出力される。

[0160]

その他の構成、および作用は、上述した第4の実施形態と同様であることから ここではその説明は省略する。

[0161]

本第5の実施形態によれば、上述した第4の実施形態と同様の効果を得られる ことはもとより、さらに高度な複雑な演算を容易に行うことができる利点がある

[0162]

# 第6実施形態

図8は、本発明に係る演算装置の第6の実施形態を示す構成図である。

[0163]

図8の演算装置20Cは、構成情報に基づいて再構成可能な演算装置であって 16入力16出力の演算を行い、バタフライ演算を実行可能に構成されている

[0164]

本演算装置20Cは、入力選択装置(RSEL0)22C-0、入力選択装置(RSEL1)22C-1、入力選択装置(RSEL2)22C-2、入力選択装置(RSEL3)22C-3、入力選択装置(RSEL4)22C-4、入力選択装置(RSEL5)22C-5、入力選択装置(RSEL6)22C-6、入力選択装置(RSEL5)22C-7、入力選択装置(BSEL0)22C-8、入力選択装置(BSEL1)22C-9、入力選択装置(BSEL2)22C-10、入力選択装置(BSEL3)22C-11、入力選択装置(BSEL

4) 22C-12、入力選択装置(BSEL5) 22C-13、入力選択装置( BSEL6) 22C-14、入力選択装置 (BSEL7) 22C-15、バタフ ライ演算器(BTF0)23C-0、バタフライ演算器(BTF1)23C-1 、バタフライ演算器(BTF2)23C-2、バタフライ演算器(BTF3)2 3C-3、バタフライ演算器(BTF4)23C-4、バタフライ演算器(BT F 5 ) 2 3 C - 5 、バタフライ演算器 (BTF 6) 2 3 C - 6 、バタフライ演算 器(BTF7)23C-7、出力選択装置(DSEL0)24C-0、出力選択 装置(DSEL1)24C-1、出力選択装置(DSEL2)24C-2、出力 選択装置(DSEL3)24C-3、出力選択装置(DSEL4)24C-4、 出力選択装置(DSEL5)24C-5、出力選択装置(DSEL6)24C-6、出力選択装置(DSEL7)24C-7、出力選択装置(WSEL0)25 C-0、出力選択装置(WSEL1)25C-1、出力選択装置(WSEL2) 25C-2、出力選択装置(WSEL3) 25C-3、出力選択装置(WSEL 4) 25C-4、出力選択装置(WSEL5) 25C-5、出力選択装置(WS EL6) 25C-6、および出力選択装置(WSEL7) 25C-7を有してい る。

#### [0165]

そして、入力選択装置22C-0~22C-7が本発明の第1の入力選択装置を構成し、入力選択装置22C-9~22C-15が本発明の第2の入力選択装置を構成し、バタフライ演算器23C-2,バタフライ演算器23C-2,バタフライ演算器23C-4、およびバタフライ演算器23C-6が本発明の第1の演算器を構成し、バタフライ演算器23C-1,バタフライ演算器23C-3,バタフライ演算器23C-5、およびバタフライ演算器23C-7が本発明の第2の演算器を構成し、出力選択装置24C-0~24C-7が本発明の第1の出力選択装置を構成し、出力選択装置25C-0~25C-7が本発明の第2の出力選択装置を構成する。

### [0166]

そして、演算装置20Cは、データ入力MEMR0, MEMR1, MEMR2, MEMR3, MEMR4, MEMR5, MEMR6, MEMR7, I0, I1

、I2、I3、I4、I5、I6、I7、およびデータ出力MEMWO、MEMW1、MEMW2、MEMW3、MEMW4、MEMW5、MEMW6、MEMW7、D0、D1、D2、D3、D4、D5、D6、D7を有し、また、再構成のための制御信号BTFMD0、BTFMD1、BTFMD2、BTFMD3、BTFMD4、BTFMD5、BTFMD6、BTFMD7、R0SEL、R1SEL、R2SEL、R3SEL、R4SEL、R5SEL、R6SEL、R7SEL、B0SEL、B1SEL、B2SEL、B3SEL、B4SEL、B5SEL、B6SEL、B7SEL、W0SEL、W1SEL、W2SEL、W3SEL、W4SEL、W5SEL、W6SEL、W7SEL、D0SEL、D1SEL、D2SEL、D3SEL、D4SEL、D5SEL、D6SEL、D7SELが供給される。

### [0167]

入力選択装置22C-0は、制御信号ROSELに応じて、データ入力MEMROおよびデータ入力IOのいずれかを選択し、信号rOsel\_outとしてバタフライ演算器23C-0に出力する。

#### [0168]

入力選択装置22C-1は、制御信号R1SELに応じて、データ入力MEMR1およびデータ入力I1のいずれかを選択し、信号r1sel\_out としてバタフライ演算器23C-0に出力する。

#### [0169]

入力選択装置22C-2は、制御信号R2SELに応じて、データ入力MEMR2およびデータ入力I2のいずれかを選択し、信号r2sel\_outとしてバタフライ演算器23C-2に出力する。

#### [0170]

入力選択装置22C-3は、制御信号R3SELに応じて、データ入力MEMR3およびデータ入力I3のいずれかを選択し、信号r3se1\_outとしてバタフライ演算器23C-2に出力する。

#### [0171]

入力選択装置22C-4は、制御信号R4SELに応じて、データ入力MEM

R4およびデータ入力 I 4 のいずれかを選択し、信号 r 4 s e 1 \_\_out としてバタフライ演算器 2 3 C - 4 に出力する。

### [0172]

入力選択装置22C-5は、制御信号R5SELに応じて、データ入力MEMR5およびデータ入力I5のいずれかを選択し、信号r5sel\_outとしてバタフライ演算器23C-4に出力する。

## [0173]

入力選択装置22C-6は、制御信号R6SELに応じて、データ入力MEMR6およびデータ入力I6のいずれかを選択し、信号r6sel\_outとしてバタフライ演算器23C-6に出力する。

## [0174]

入力選択装置22C-7は、制御信号R7SELに応じて、データ入力MEMR7およびデータ入力I7のいずれかを選択し、信号r7sel\_outとしてバタフライ演算器23C-6に出力する。

### [0175]

入力選択装置  $2 \cdot 2 \cdot C - 8$  は、制御信号  $B \cdot O \cdot S \cdot E \cdot L$  に応じて、データ入力  $I \cdot O \cdot N$  バタフライ演算器  $2 \cdot 3 \cdot C - 0$  の出力信号  $b \cdot t \cdot f \cdot O \cdot a$  \_\_out 、およびバタフライ演算器  $2 \cdot 3 \cdot C - 6$  の出力信号  $b \cdot t \cdot f \cdot 6$  b \_\_out のいずれかを選択し、信号  $b \cdot O \cdot s \cdot e$  1 \_\_out としてバタフライ演算器  $2 \cdot 3 \cdot C - 1$  に出力する。

#### [0176]

入力選択装置  $2 \cdot 2 \cdot C - 9$  は、制御信号  $B \cdot 1 \cdot S \cdot E \cdot L$  に応じて、データ入力  $I \cdot 1 \cdot L$  バタフライ演算器  $2 \cdot 3 \cdot C - 0$  の出力信号  $b \cdot t \cdot f \cdot 0 \cdot b$  out 、およびバタフライ演算器  $2 \cdot 3 \cdot C - 2$  の出力信号  $b \cdot t \cdot f \cdot 2 \cdot a$  out のいずれかを選択し、信号  $b \cdot 1 \cdot s \cdot e$  1 out としてバタフライ演算器  $2 \cdot 3 \cdot C - 1$  に出力する。

#### [0177]

入力選択装置  $2 \cdot 2 \cdot C - 1 \cdot 0$  は、制御信号  $B \cdot 2 \cdot S \cdot E \cdot L$  に応じて、データ入力  $I \cdot 2$  、バタフライ演算器  $2 \cdot 3 \cdot C - 2 \cdot O$  出力信号  $b \cdot t \cdot f \cdot 2 \cdot a$  \_ out 、 およびバタフライ演算器  $2 \cdot 3 \cdot C - 0$  の出力信号  $b \cdot t \cdot f \cdot 0$  b \_ out のいずれかを選択し、信号  $b \cdot 2 \cdot s$  e 1 out としてバタフライ演算器  $2 \cdot 3 \cdot C - 3$  に出力する。

[0178]

入力選択装置  $2 \cdot 2 \cdot C - 1 \cdot 1$  は、制御信号  $B \cdot 3 \cdot S \cdot E \cdot L$  に応じて、データ入力  $I \cdot 3$  、バタフライ演算器  $2 \cdot 3 \cdot C - 2$  の出力信号  $b \cdot t \cdot f \cdot 2 \cdot b$  \_\_out 、およびバタフライ演算器  $2 \cdot 3 \cdot C - 4$  の出力信号  $b \cdot t \cdot f \cdot 4 \cdot a$  \_\_out のいずれかを選択し、信号  $b \cdot 3 \cdot s$  e 1 out としてバタフライ演算器  $2 \cdot 3 \cdot C - 3$  に出力する。

[0179]

入力選択装置  $2 \cdot 2 \cdot C - 1 \cdot 2$  は、制御信号  $B \cdot 4 \cdot S \cdot E \cdot L$  に応じて、データ入力  $I \cdot 4$  、バタフライ演算器  $2 \cdot 3 \cdot C - 4$  の出力信号  $b \cdot t \cdot f \cdot 4$  a \_\_out 、およびバタフライ演算器  $2 \cdot 3 \cdot C - 2$  の出力信号  $b \cdot t \cdot f \cdot 2$  b \_\_out のいずれかを選択し、信号  $b \cdot 4 \cdot s$  e 1 out としてバタフライ演算器  $2 \cdot 3 \cdot C - 5$  に出力する。

[0180]

入力選択装置  $2 \cdot 2 \cdot C - 1 \cdot 3$  は、制御信号  $B \cdot 5 \cdot S \cdot E \cdot L$  に応じて、データ入力  $I \cdot 5$  、バタフライ演算器  $2 \cdot 3 \cdot C - 4$  の出力信号  $b \cdot t \cdot f \cdot 4 \cdot b$  \_\_out 、およびバタフライ演算器  $2 \cdot 3 \cdot C - 6$  の出力信号  $b \cdot t \cdot f \cdot 6$  a \_\_out のいずれかを選択し、信号  $b \cdot 5 \cdot s$  e 1 out としてバタフライ演算器  $2 \cdot 3 \cdot C - 5$  に出力する。

[0181]

入力選択装置  $2 \cdot 2 \cdot C - 1 \cdot 4$  は、制御信号  $B \cdot 6 \cdot S \cdot E \cdot L$  に応じて、データ入力  $I \cdot 6$  、バタフライ演算器  $2 \cdot 3 \cdot C - 6$  の出力信号  $b \cdot t \cdot f \cdot 6$  a \_\_out 、およびバタフライ演算器  $2 \cdot 3 \cdot C - 4$  の出力信号  $b \cdot t \cdot f \cdot 4$  b \_\_out のいずれかを選択し、信号  $b \cdot 6 \cdot s$  e 1 out としてバタフライ演算器  $2 \cdot 3 \cdot C - 7$  に出力する。

[0182]

入力選択装置  $2 \cdot 2 \cdot C - 1 \cdot 5$  は、制御信号 B 7 S E L に応じて、データ入力 I 7 、バタフライ演算器  $2 \cdot 3 \cdot C - 6$  の出力信号 b t f 6 b \_\_out 、およびバタフライ演算器  $2 \cdot 3 \cdot C - 0$  の出力信号 b t f 0 a \_\_out のいずれかを選択し、信号 b 7 s e 1 out としてバタフライ演算器  $2 \cdot 3 \cdot C - 7$  に出力する。

[0183]

バタフライ演算器 2 3 C - 0 は、入力端子DAに入力選択装置 2 2 C - 0 の出力信号 r 0 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 C - 1 の出力信号 r 1 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTF

MD0の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btf0a\_outとして入力選択装置22C-8および22C-15に出力し、他方の演算結果を出力端子OBから信号btf0b\_outとして入力選択装置22C-9および22C-10に出力する。

### [0184]

バタフライ演算器23C-1は、入力端子DAに入力選択装置22C-8の出力信号b0sel\_outを入力し、入力端子DBに入力選択装置22C-9の出力信号b1sel\_outを入力し、制御端子CTLに供給される制御信号BTFMD1の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btfla\_outとして出力選択装置24C-0および25C-0に出力し、他方の演算結果を出力端子OBから信号btflb\_outとして出力選択装置24C-1および25C-1に出力する。

### [0185]

バタフライ演算器 2 3 C - 2 は、入力端子DAに入力選択装置 2 2 C - 2 の出力信号 r 2 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 C - 3 の出力信号 r 3 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD 2 の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 2 a \_\_out として入力選択装置 2 2 C - 1 0 および 2 2 C - 9 に出力し、他方の演算結果を出力端子OBから信号 b t f 2 b \_\_out として入力選択装置 2 2 C - 1 1 および 2 2 C - 1 2 に出力する。

#### [0186]

バタフライ演算器23C-3は、入力端子DAに入力選択装置22C-10の 出力信号b2sel\_outを入力し、入力端子DBに入力選択装置22C-11 の出力信号b3sel\_outを入力し、制御端子CTLに供給される制御信号B TFMD3の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を 出力端子OAから信号btf3a\_outとして出力選択装置24C-2および2 5C-2に出力し、他方の演算結果を出力端子OBから信号btf3b\_outと して出力選択装置24C-3および25C-3に出力する。

[0187]

バタフライ演算器23C-4は、入力端子DAに入力選択装置22C-4の出力信号r4sel\_outを入力し、入力端子DBに入力選択装置22C-5の出力信号r5sel\_outを入力し、制御端子CTLに供給される制御信号BTFMD4の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btf4a\_outとして入力選択装置22C-12および22C-11に出力し、他方の演算結果を出力端子OBから信号btf4b\_outとして入力選択装置22C-13および22C-14に出力する。

### [0188]

バタフライ演算器 2 3 C - 5 は、入力端子DAに入力選択装置 2 2 C - 1 2 の出力信号 b 4 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 C - 1 3 の出力信号 b 5 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD 5 の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 5 a \_\_out として出力選択装置 2 4 C - 4 および 2 5 C - 4 に出力し、他方の演算結果を出力端子OBから信号 b t f 5 b \_\_out として出力選択装置 2 4 C - 5 および 2 5 C - 5 に出力する。

## [0189]

バタフライ演算器23C-6は、入力端子DAに入力選択装置22C-6の出力信号r6sel\_outを入力し、入力端子DBに入力選択装置22C-7の出力信号r7sel\_outを入力し、制御端子CTLに供給される制御信号BTFMD6の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btf6a\_outとして入力選択装置22C-14および22C-13に出力し、他方の演算結果を出力端子OBから信号btf6b\_outとして入力選択装置22C-15および22C-8に出力する。

#### [0190]

バタフライ演算器23C-7は、入力端子DAに入力選択装置22C-14の 出力信号b6sel\_outを入力し、入力端子DBに入力選択装置22C-15 の出力信号b7sel\_outを入力し、制御端子CTLに供給される制御信号B TFMD7の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を 出力端子OAから信号btf7a\_outとして出力選択装置24C-6および2 5 C - 6 に出力し、他方の演算結果を出力端子 O B から信号 b t f 7 b \_\_out として出力選択装置 2 4 C - 7 および 2 5 C - 7 に出力する。

[0191]

具体的には、バタフライ演算器 23C-i(i=0, 2, 4, 6) は、制御信号 BTFMDiの値により、以下のいずれかの演算を選択的に行う。

[0192]

### 【数8】

btf[i] a out =r[i+1] sel out, btf[i] b out =r[i] sel out btf[i] a out =r[i+1] sel out, btf[i] b out =-r[i] sel out btf[i] a out = -r[i+1] sel out, btf[i] b out = r[i] sel out $btf[i] a out = -r[i+1] sel_out, btf[i] b_out = -r[i] sel_out$  $btf[i] a out = r[i] sel_out, btf[i] b_out = r[i+1] sel_out$ btf[i] a out = r[i] sel out, btf[i] b out = -r[i+1] sel outbtf[i] a out = -r[i] sel out, btf[i] b out = r[i+1] sel outbtf[i] a out = -r[i] sel out, btf[i] b out = -r[i+1] sel outbtf[i] a out =r[i] sel out +r[i+1] sel out, btf[i] b out =r[i] sel out -r[i+1] sel out  $btf[i] a \_out = r[i] sel out + r[i+1] sel out, btf[i] b out$ =r[i+1] sel out -r[i] sel out btf[i] a out =r[i] sel out -r[i+1] sel out, btf[i] b out  $= r[i] sel_out + r[i+1] sel_out$ btf[i] a out = r[i+1] sel out - r[i] sel out, btf[i] b out=r[i] sel out +r[i+1] sel out [0193]

また、バタフライ演算器  $2\ 3\ C-j$  (j=1, 3, 5, 7) は、制御信号 BT FMD j の値により、以下のいずれかの演算を選択的に行う。

[0194]

### 【数9】

 $btf[j] a \_out = b[j] sel\_out , btf[j] b \_out = b[j-1] sel\_out$ 

[0195]

出力選択装置24C-0は、制御信号D0SELに応じて、データ入力MEMR0とバタフライ演算器23C-1の出力信号btf1a\_outのいずれかを選択し、信号D0として出力する。

[0196]

出力選択装置 24C-1 は、制御信号D 1SEL に応じて、データ入力M EM R 1 とバタフライ演算器 23C-1 の出力信号 b t f 1 b \_\_out のいずれかを選択し、信号D 1 として出力する。

[0197]

出力選択装置 24C-2は、制御信号 D2SELに応じて、データ入力 MEM R2 とバタフライ演算器 23C-3 の出力信号  $btf3a_out$  のいずれかを選択し、信号 D2 として出力する。

[0198]

出力選択装置24C-3は、制御信号D3SELに応じて、データ入力MEM

R3とバタフライ演算器23C-3の出力信号btf3b\_out のいずれかを選択し、信号D3として出力する。

[0199]

出力選択装置 24C-4 は、制御信号 D4SEL に応じて、データ入力 MEM R4 とバタフライ演算器 23C-5 の出力信号  $btf5a_out$  のいずれかを選択し、信号 D4 として出力する。

[0200]

出力選択装置 24C-5 は、制御信号D 5 S E L に応じて、データ入力M E M R 5 とバタフライ演算器 23C-5 の出力信号 b t f 5 b \_out のいずれかを選択し、信号D 5 として出力する。

[0201]

出力選択装置 24C-6 は、制御信号 D6SEL に応じて、データ入力 MEM R6 とバタフライ演算器 23C-7 の出力信号  $btf7a\_out$  のいずれかを選択し、信号 D6 として出力する。

[0202]

出力選択装置24C-7は、制御信号D7SELに応じて、データ入力MEMR7とバタフライ演算器23C-7の出力信号btf7b\_outのいずれかを選択し、信号D7として出力する。

[0203]

出力選択装置 25C-0 は、制御信号WOSELに応じて、データ入力 I0 とバタフライ演算器 23C-1 の出力信号  $btf1a_out$  のいずれかを選択し、信号MEMW0として出力する。

[0204]

出力選択装置 25C-1 は、制御信号W 1SEL に応じて、データ入力 I1E バタフライ演算器 23C-1 の出力信号 btf1b out のいずれかを選択し、信号MEMW 1E して出力する。

[0205]

出力選択装置 25C-2 は、制御信号W 2SEL に応じて、データ入力 I2 とバタフライ演算器 23C-3 の出力信号  $btf3a_out$  のいずれかを選択し、

信号MEMW2として出力する。

[0206]

出力選択装置 25C-3 は、制御信号W 3SEL に応じて、データ入力 I3E バタフライ演算器 23C-3 の出力信号  $btf3b_out$  のいずれかを選択し、信号MEMW 3E として出力する。

[0207]

出力選択装置25C-4は、制御信号W4SELに応じて、データ入力I4とバタフライ演算器23C-5の出力信号btf5a\_out のいずれかを選択し、信号MEMW4として出力する。

[0208]

出力選択装置25C-5は、制御信号W5SELに応じて、データ入力I5とバタフライ演算器23C-5の出力信号btf5b\_outのいずれかを選択し、信号MEMW5として出力する。

[0209]

出力選択装置 25C-6 は、制御信号W 6SEL に応じて、データ入力 I6 とバタフライ演算器 23C-7 の出力信号  $btf7a_out$  のいずれかを選択し、信号M EMW6 として出力する。

[0210]

出力選択装置25C-7は、制御信号W7SELに応じて、データ入力I7とバタフライ演算器23C-7の出力信号btf7b\_outのいずれかを選択し、信号MEMW7として出力する。

[0211]

次に、上記構成による動作を説明する。

ここでは、たとえば以下の演算を実行するものとする。

D0 = MEMR6 - MEMR7 + MEMR0 - MEMR1.

D1 = MEMR1.

D6 = MEMR6.

D7 = MEMR6 + MEMR7 - MEMR0 - MEMR1,

MEMWO = IO

MEMW 1 = MEMR 6 - MEMR 7 - MEMR 0 + MEMR 1, MEMW 6 = MEMR 0 + MEMR 1 + MEMR 6 + MEMR 7, MEMW 7 = I 7

[0212]

この場合、入力選択装置22C-0では、制御信号R0SELにより、データ入力MEMR0を選択するように制御され、選択されたデータMEMR0が信号 r0sel\_out として、バラフライ演算器23C-0の入力端子DAに供給される。

入力選択装置22C-1では、制御信号R1SELにより、MEMR1を選択するように制御され、選択されたデータMEMR1が信号r1sel\_out として、バラフライ演算器23C-0の入力端子DBに供給される。

[0213]

また、入力選択装置 22C-6 では、制御信号R 6 S E L により、M E M R 6 を選択するように制御され、選択されたデータM E M R 6 が信号 r 6 s e 1 \_ou t として、バラフライ演算器 23C-6 の入力端子D A に供給される。

入力選択装置 22C-7 では、制御信号R 7SEL により、MEMR 7 を選択するように制御され、選択されたデータMEMR 7 が信号 r 7 s e 1 \_\_out として、バラフライ演算器 23C-7 の入力端子DBに供給される。

[0214]

バタフライ演算器 2.3 C - 0 では、制御端子 C T L に供給される制御信号 B T F M D 0 により、O A = D A + D B ,O B = D A - D B が計算されるモードに設定される。

これにより、バタフライ演算器23C-0においては、入力端子DAに供給されたデータMEMR0と入力端子DBに供給されたデータMEMR1とが加算され、その結果である(MEMR0+MEMR1)が出力端子OAから信号btf0aoutとして、入力選択装置22C-8および22C-15に出力される。

また、バタフライ演算器23C-0においては、入力端子DAに供給されたデータMEMR0と入力端子DBに供給されたデータMEMR1との差がとられ、その結果である(MEMR0-MEMR1)が出力端子OBから信号btf0b

\_\_out として、入力選択装置22C-9および22C-10に出力される。

[0215]

同様に、バタフライ演算器 2.3 C -6 では、制御端子 C T L に供給される制御信号 B T F M D 6 により、O A = D A + D B ,O B = D A - D B が計算されるモードに設定される。

これにより、バタフライ演算器 23C-6 においては、入力端子DAに供給されたデータMEMR 6 と入力端子DBに供給されたデータMEMR 7 とが加算され、その結果である(MEMR 6+MEMR 7)が出力端子OAから信号 b t f 6 a \_out として、入力選択装置 22C-14 および 22C-13 に出力される

また、バタフライ演算器23C-6においては、入力端子DAに供給されたデータMEMR6と入力端子DBに供給されたデータMEMR7との差がとられ、その結果である(MEMR6-MEMR7)が出力端子OBから信号btf6b\_outとして、入力選択装置22C-15および22C-8に出力される。

[0216]

そして、入力選択装置 22C-8 では、制御信号 BOSEL により、バタフライ演算器 23C-6 の出力信号 b t f 6 b \_\_out (=MEMR 6 - MEMR 7) を選択するように制御され、選択されたデータ (MEMR 6 - MEMR 7) が信号 b 0 s e 1 \_\_out として、バラフライ演算器 23C-1 の入力端子 D A に供給される。

入力選択装置 2 2 C - 9 では、制御信号 B 1 S E L により、バタフライ演算器 2 3 C - 0 の出力信号 b t f 0 b \_\_out (= M E M R 0 - M E M R 1) を選択するように制御され、選択されたデータ (M E M R 0 - M E M R 1) が信号 b 1 s e l \_out として、バラフライ演算器 2 3 C - 1 の入力端子 D B に供給される。

[0217]

また、入力選択装置 2 2 C - 1 4 では、制御信号 B 6 S E L により、バタフライ演算器 2 3 C - 6 の出力信号 b t f 6 a \_\_out (= M E M R 6 + M E M R 7) を選択するように制御され、選択されたデータ (M E M R 6 + M E M R 7) が信号 b 6 s e l out として、バラフライ演算器 2 3 C - 7 の入力端子 D A に供給

5 8

される。

入力選択装置 2 2 C - 1 5 では、制御信号 B 7 S E L により、バタフライ演算器 2 3 C - 0 の出力信号 b t f 0 a \_\_out (=MEMR 0 + MEMR 1) を選択するように制御され、選択されたデータ (MEMR 0 + MEMR 1) が信号 b 7 s e 1 \_\_out として、バラフライ演算器 2 3 C - 7 の入力端子 D B に供給される

## [0218]

バタフライ演算器 23C-1 では、制御端子CTLに供給される制御信号 BT FMD1により、OA=DA+DB、OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23C-1においては、入力端子DAに供給されたデータ(MEMR6-MEMR7)と入力端子DBに供給されたデータ(MEMR0-MEMR1)とが加算され、その結果である(MEMR6-MEMR7+MEMR0-MEMR1)が出力端子OAから信号btfla\_outとして、出力選択装置24C-0および25C-0に出力される。

また、バタフライ演算器 2.3 C -1 においては、入力端子DAに供給されたデータ(MEMR 6 - MEMR 7)と入力端子DBに供給されたデータ(MEMR 0 - MEMR 1)との差がとられ、その結果である(MEMR 6 - MEMR 7 - MEMR 0 + MEMR 1)が出力端子OBから信号 b t f 1 b \_\_out</code> として、出力選択装置 2.4 C - 1 および 2.5 C - 1 に出力される。

#### [0219]

同様に、バタフライ演算器 23C-7では、制御端子CTLに供給される制御信号BTFMD7により、OA=DA+DB、OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23C-7においては、入力端子DAに供給されたデータ(MEMR6+MEMR7)と入力端子DBに供給されたデータ(MEMR0+MEMR1)とが加算され、その結果である(MEMR6+MEMR7+MEMR0+MEMR1)が出力端子OAから信号btf7a\_outとして、出力選択装置24C-6および25C-6に出力される。

また、バタフライ演算器 2 3 C - 7 においては、入力端子DAに供給されたデータ (MEMR 6 + MEMR 7) と入力端子DBに供給されたデータ (MEMR 0 + MEMR 1) との差がとられ、その結果である (MEMR 6 + MEMR 7 - MEMR 0 - MEMR 1) が出力端子OBから信号 b t f 7 b \_\_out として、出力選択装置 2 4 C - 7 および 2 5 C - 7 に出力される。

### [0220]

出力選択装置24C-0においては、データ入力MEMR0とバタフライ演算器23C-1の出力信号btf1a\_out (=MEMR6-MEMR7+MEMR0-MEMR1)のうち、バタフライ演算器23C-1の出力信号btf1a\_outを選択するように制御信号D0SELが供給され、これにより選択されたデータが信号D0=MEMR6-MEMR7+MEMR0-MEMR1として出力される。

#### [02]21]

出力選択装置24C-1においては、データ入力MEMR1とバタフライ演算器23C-1の出力信号btf1b\_out (=MEMR6-MEMR7-MEMR0+MEMR1)のうち、データ入力MEMR1を選択するように制御信号D1SELが供給され、これにより選択されたデータが信号D1=MEMR1として出力される。

#### [0222]

出力選択装置24C-6においては、データ入力MEMR6とバタフライ演算器23C-7の出力信号btf7a\_out (=MEMR6+MEMR7+MEMR0+MEMR1)のうち、データ入力MEMR6を選択するように制御信号D6SELが供給され、これにより選択されたデータが信号D6=MEMR6として出力される。

### [0223]

出力選択装置24C-7においては、データ入力MEMR7とバタフライ演算器23C-7の出力信号btf7b\_out (=MEMR6+MEMR7-MEMR0-MEMR1)のうち、バタフライ演算器23C-7の出力信号btf7boutを選択するように制御信号D7SELが供給され、これにより選択された

データが信号D7=MEMR6+MEMR7-MEMR0-MEMR1として出力される。

### [0224]

また、出力選択装置 25C-0では、データ入力 I0とバタフライ演算器 23C-1 の出力信号 b t f 1 a \_\_out (=MEMR 6-MEMR 7+MEMR 0-MEMR 1) のうち、入力データ I 0 を選択するように制御信号W 0 SEL が供給され、これにより選択されたデータが信号MEMW 0=I 0 として出力される

### [0225]

出力選択装置25C-1においては、データ入力I1とバタフライ演算器23C-1の出力信号btf1b\_out (=MEMR6-MEMR7-MEMR0+MEMR1)のうち、バタフライ演算器23C-1の出力信号btf1b\_out を選択するように制御信号W1SELが供給され、これにより選択されたデータが信号MEMW1=MEMR6-MEMR7-MEMR0+MEMR1として出力される。

#### [0226]

出力選択装置25C-6においては、データ入力I6とバタフライ演算器23C-7の出力信号btf7a\_out (=MEMR6+MEMR7+MEMR0+MEMR1)のうち、バタフライ演算器23C-7の出力信号btf7a\_out を選択するように制御信号W6SELが供給され、これにより選択されたデータが信号MEMW6=MEMR0+MEMR1+MEMR6+MEMR7として出力される。

## [0227]

また、出力選択装置 25C-7では、データ入力 I7とバタフライ演算器 23C-7の出力信号 b t f7 b \_\_out (=MEMR 6 +MEMR 7 -MEMR 0 -MEMR 1) のうち、入力データ I7 を選択するように制御信号W 7SEL が供給され、これにより選択されたデータが信号MEMW 7 = I7として出力される

[0228]

以上のように、本第6の実施形態に係る16入力16出力の演算装置20Cに よれば、上述した第3の実施形態の効果と同様の効果を得ることができる。

[0229]

なお、本第6の実施形態においては、データ入力MEMR0~MEMR7の入力段に単項演算器、たとえばシフト演算器を、上述した第3~第5の実施形態と同様に、配置することが可能である。

この場合、単項演算器SFTO, SFT1, SFT2, SFT3, SFT4, SFT5, SFT6, SFT7は、それぞれたとえば制御信号SFT0MD, SFT1MD, SFT2MD, SFT3MD, SFT4MD, SFT5MD, SFT6MD, SFT7MDを入力とし、MEMR0, MEMR1, MEMR2, MEMR3, MEMR4, MEMR5, MEMR6, MEMR7の値を、制御信号SFT0MD, SFT1MD, SFT2MD, SFT3MD, SFT4MD, SFT5MD, SFT6MD, SFT7MDの値に応じて単項演算を行い、その結果を入力選択装置22C-0~22C-7(RSEL0~RSEL7)、出力選択装置24C-0~24C-7(DSEL0~DSEL7)に出力するように構成される。

ただし、ここで単項演算器は、左または右に任意ビットシフトする演算で実現 される演算器である。

[0230]

# <u>第7実施形態</u>

図9は、本発明に係る演算装置の第7の実施形態を示す構成図である。

[0231]

図9の演算装置20Dは、構成情報に基づいて再構成可能な演算装置であって 、16入力16出力の演算を行い、バタフライ演算を実行可能に構成されている

[0232]

本演算装置20Dは、入力選択装置(RSEL0)22D-0、入力選択装置 (RSEL1)22D-1、入力選択装置(RSEL2)22D-2、入力選択 装置(RSEL3)22D-3、入力選択装置(RSEL4)22D-4、入力 選択装置(RSEL5)22D-5、入力選択装置(RSEL6)22D-6、入力選択装置(RSEL7)22D-7、バタフライ演算器(BTF0)23D-0、バタフライ演算器(BTF1)23D-1、バタフライ演算器(BTF2)23D-2、バタフライ演算器(BTF3)23D-3、バタフライ演算器(BTF4)23D-4、バタフライ演算器(BTF5)23D-5、バタフライ演算器(BTF4)23D-6、出力選択装置(DSEL0)24D-0、出力選択装置(DSEL1)24D-1、出力選択装置(DSEL2)24D-2、出力選択装置(DSEL3)24D-3、出力選択装置(DSEL4)24D-4、出力選択装置(DSEL5)24D-5、出力選択装置(DSEL6)24D-6、出力選択装置(DSEL6)24D-6、出力選択装置(WSEL0)25D-0、出力選択装置(WSEL1)25D-1、出力選択装置(WSEL2)25D-2、出力選択装置(WSEL3)25D-3、出力選択装置(WSEL5)25D-5、出力選択装置(WSEL4)25D-4、出力選択装置(WSEL5)25D-5、出力選択装置(WSEL6)25D-6、および出力選択装置(WSEL7)25D-7を有している。

### [0233]

そして、演算装置20Dは、データ入力MEMR0、MEMR1、MEMR2、MEMR3、MEMR4、MEMR5、MEMR6、MEMR7、I0、I1、I2、I3、I4、I5、I6、I7、およびデータ出力MEMW0、MEMW1、MEMW2、MEMW3、MEMW4、MEMW5、MEMW6、MEMW7、D0、D1、D2、D3、D4、D5、D6、D7を有し、また、再構成のための制御信号BTFMD0、BTFMD1、BTFMD2、BTFMD3、BTFMD4、BTFMD5、BTFMD6、R0SEL、R1SEL、R2SEL、R3SEL、R4SEL、R5SEL、R6SEL、R7SEL、W0SEL、W1SEL、W2SEL、W3SEL、W4SEL、W5SEL、W6SEL、W7SEL、D0SEL、D1SEL、D2SEL、D3SEL、D4SEL、D5SEL、D6SEL、D7SELが供給される。

## [0234]

入力選択装置22D-0は、制御信号R0SELに応じて、データ入力MEM

ROおよびデータ入力IOのいずれかを選択し、信号rOsel\_out としてバタフライ演算器23D-Oに出力する。

[0235]

入力選択装置22D-1は、制御信号R1SELに応じて、データ入力MEMR1およびデータ入力I1のいずれかを選択し、信号r1sel\_out としてバタフライ演算器23D-0に出力する。

[0236]

入力選択装置22D-2は、制御信号R2SELに応じて、データ入力MEMR2およびデータ入力I2のいずれかを選択し、信号r2sel\_outとしてバタフライ演算器23D-1に出力する。

[0237]

入力選択装置  $2\ 2\ D-3$  は、制御信号R  $3\ SEL$  に応じて、データ入力MEMR  $3\ SEL$  に応じて、データンMEMR  $3\ SEL$  に応じて、デー

[0238]

入力選択装置  $2\ 2\ D-4$  は、制御信号  $R\ 4\ S\ E\ L$  に応じて、データ入力  $M\ E\ M$   $R\ 4$  およびデータ入力  $I\ 4$  のいずれかを選択し、信号  $r\ 4\ s\ e\ 1$  \_out としてバタフライ演算器  $2\ 3\ D-2$  に出力する。

[0239]

入力選択装置22D-5は、制御信号R5SELに応じて、データ入力MEMR5およびデータ入力I5のいずれかを選択し、信号r5sel\_out としてバタフライ演算器23D-2に出力する。

[0240]

入力選択装置22D-6は、制御信号R6SELに応じて、データ入力MEMR6およびデータ入力I6のいずれかを選択し、信号r6sel\_outとしてバタフライ演算器23D-3に出力する。

[0241]

入力選択装置 22D-7 は、制御信号 R7SEL に応じて、データ入力 MEM R7およびデータ入力 <math>R7 のいずれかを選択し、信号 R7 R7 もしてバ

タフライ演算器23D-3に出力する。

[0242]

バタフライ演算器 2 3 D - 0 は、入力端子DAに入力選択装置 2 2 D - 0 の出力信号 r 0 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 D - 1 の出力信号 r 1 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD 0 の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 0 a \_\_out としてバタフライ演算器 2 3 D - 4、出力選択装置 2 4 D - 0、および 2 5 D - 0 に出力し、他方の演算結果を出力端子OBから信号 b t f 0 b \_\_out として出力選択装置 2 4 D - 1 および 2 5 D - 1 に出力する。

[0243]

バタフライ演算器 2 3 D - 1 は、入力端子DAに入力選択装置 2 2 D - 2 の出力信号 r 2 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 D - 3 の出力信号 r 3 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD1の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 1 a \_\_out としてバタフライ演算器 2 3 D - 4、出力選択装置 2 4 D - 2、および 2 5 D - 2 に出力し、他方の演算結果を出力端子OBから信号 b t f 1 b \_\_out として出力選択装置 2 4 D - 3 および 2 5 D - 3 に出力する。

[0244]

バタフライ演算器23D-2は、入力端子DAに入力選択装置22D-4の出力信号r4se1\_outを入力し、入力端子DBに入力選択装置22D-5の出力信号r5se1\_outを入力し、制御端子CTLに供給される制御信号BTFMD2の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btf2a\_outとしてバタフライ演算器23D-5、出力選択装置24D-4、および25D-4に出力し、他方の演算結果を出力端子OBから信号btf2b\_outとして出力選択装置24D-5および25D-5に出力する。

[0245]

バタフライ演算器 2 3 D - 3 は、入力端子DAに入力選択装置 2 2 D - 6 の出力信号 r 6 s e 1 \_\_out を入力し、入力端子DBに入力選択装置 2 2 D - 7 の出力信号 r 7 s e 1 \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD 3 の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 3 a \_\_out としてバタフライ演算器 2 3 D - 5、出力選択装置 2 4 D - 6、および 2 5 D - 6 に出力し、他方の演算結果を出力端子OBから信号 b t f 3 b \_\_out として出力選択装置 2 4 D - 7 および 2 5 D - 7 に出力する。

## [0246]

バタフライ演算器23D-4は、入力端子DAにバタフライ演算器23D-0の出力信号btf0a\_outを入力し、入力端子DBにバタフライ演算器23D-1の出力信号btf1a\_outを入力し、制御端子CTLに供給される制御信号BTFMD4の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号btf4a\_outとしてバタフライ演算器23D-6、出力選択装置25D-0および25D-2に出力し、他方の演算結果を出力端子OBから信号btf4b\_outとして出力選択装置25D-1および25D-3に出力する。

#### [0247]

バタフライ演算器 2 3 D - 5 は、入力端子DAにバタフライ演算器 2 3 D - 2 の出力信号 b t f 2 a \_\_out を入力し、入力端子DBにバタフライ演算器 2 3 D - 3 の出力信号 b t f 3 a \_\_out を入力し、制御端子CTLに供給される制御信号 B T F M D 5 の指示に応じた演算を行って 2 つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 5 a \_\_out としてバタフライ演算器 2 3 D - 6、出力選択装置 2 5 D - 4 および 2 5 D - 6 に出力し、他方の演算結果を出力端子OBから信号 b t f 5 b \_\_out として出力選択装置 2 5 D - 5 および 2 5 D - 7 に出力する。

### [0248]

バタフライ演算器23D-6は、入力端子DAにバタフライ演算器23D-4 の出力信号btf4a\_outを入力し、入力端子DBにバタフライ演算器23D - 5の出力信号 b t f 5 a \_\_out を入力し、制御端子CTLに供給される制御信号BTFMD 6 の指示に応じた演算を行って2つの演算結果を得、一方の演算結果を出力端子OAから信号 b t f 6 a \_\_out として出力選択装置25D-0、25D-2、25D-4、および25D-6に出力し、他方の演算結果を出力端子OBから信号 b t f 6 b \_\_out として出力選択装置25D-1、25D-3、25D-5、および25D-7に出力する。

[0249]

具体的には、バタフライ演算器 23D-1 (1=0, 1, 2, 3) は、制御信号 BTFMD1 の値により、以下のいずれかの演算を選択的に行う。

[0250]

【数10】

また、バタフライ演算器23D-4は、制御信号BTFMD4の値により、以

下のいずれかの演算を選択的に行う。

[0252]

## 【数11】

また、バタフライ演算器23D-5は、制御信号BTFMD5の値により、以下のいずれかの演算を選択的に行う。

[0254]

#### 【数12】

```
btf5 a _out = btf2a_out , btf5 b _out = btf3a_out
btf5 a _out = btf2a_out , btf5 b _out = -btf3a_out
btf5 a _out = -btf2a_out , btf5 b _out = btf3a_out
btf5 a _out = -btf2a_out , btf5 b _out = -btf3a_out
btf5 a _out = btf2a_out , btf5 b _out = btf3a_out
```

[0255]

出力選択装置 24D-0 は、制御信号 D0SEL に応じて、データ入力 MEM R0 とバタフライ演算器 23D-0 の出力信号  $btf0a_out$  のいずれかを選択し、信号 D0 として出力する。

[0256]

出力選択装置 24D-1 は、制御信号 D1SEL に応じて、データ入力 MEM R1 とバタフライ演算器 23D-0 の出力信号  $btf0b_out$  のいずれかを選択し、信号 D1 として出力する。

[0257]

出力選択装置 24D-2 は、制御信号 D2SEL に応じて、データ入力 MEM R 2 とバタフライ演算器 23D-1 の出力信号 b t f1 a \_\_out のいずれかを選択し、信号 D2 として出力する。

[0258]

出力選択装置 24D-3 は、制御信号 D3SEL に応じて、データ入力 MEM R3 とバタフライ演算器 23D-1 の出力信号  $btf1b_out$  のいずれかを選択し、信号 D3 として出力する。

[0259]

出力選択装置24D-4は、制御信号D4SELに応じて、データ入力MEM

R4とバタフライ演算器 23D-2 の出力信号 b t f 2 a \_\_out のいずれかを選択し、信号 D 4 として出力する。

[0260]

出力選択装置 24D-5 は、制御信号D 5 S E L に応じて、データ入力M E M R 5 とバタフライ演算器 23D-2 の出力信号 b t f 2 b \_\_out のいずれかを選択し、信号D 5 として出力する。

[0261]

出力選択装置 24D-6 は、制御信号 D6SEL に応じて、データ入力 MEM R6 とバタフライ演算器 23D-3 の出力信号  $btf3a\_out$  のいずれかを選択し、信号 D6 として出力する。

[0262]

出力選択装置 24D-7 は、制御信号 D7SEL に応じて、データ入力 MEM R7 とバタフライ演算器 23D-3 の出力信号  $btf3b_out$  のいずれかを選択し、信号 D7 として出力する。

[0263]

[0264]

出力選択装置 25D-1 は、制御信号W 1SEL に応じて、データ入力 I 1 と バタフライ演算器 23D-0 の出力信号 b t f 0 b \_out と バタフライ演算器 23D-4 の出力信号 b t f 4 b \_out と バタフライ演算器 23D-6 の出力信号 b t f 6 b \_out の いずれかを選択し、信号MEMW 1 として出力する。

[0265]

[0266]

[0267]

出力選択装置 25D-4 は、制御信号W 4SEL に応じて、データ入力 I 4 と バタフライ演算器 23D-2 の出力信号 b t f 2a \_\_out とバタフライ演算器 23D-5 の出力信号 b t f 5a \_\_out とバタフライ演算器 23D-6 の出力信号 b t f 6 a out のいずれかを選択し、信号MEMW 4 として出力する。

[0268]

出力選択装置 25D-5 は、制御信号W 5SEL に応じて、データ入力 I5E バタフライ演算器 23D-2 の出力信号  $btf2b_out$  とバタフライ演算器 23D-6 の出力信号  $btf5b_out$  とバタフライ演算器 23D-6 の出力信号 btf6b out のいずれかを選択し、信号MEMW 5E として出力する。

[0269]

出力選択装置 25D-6 は、制御信号W 6SEL に応じて、データ入力 I6 とバタフライ演算器 23D-3 の出力信号  $btf3a_out$  とバタフライ演算器 23D-6 の出力信号  $btf5a_out$  とバタフライ演算器 23D-6 の出力信号 btf6a out のいずれかを選択し、信号MEMW 6 として出力する。

[0270]

出力選択装置 25D-7 は、制御信号W 7SEL に応じて、データ入力 17E バタフライ演算器 23D-3 の出力信号  $btf3b_out$  とバタフライ演算器 23D-6 の出力信号  $btf5b_out$  とバタフライ演算器 23D-6 の出力信号  $btf6b_out$  のいずれかを選択し、信号MEMW 7EU で出力する。

[0271]

次に、上記構成による動作を説明する。

なおここでは、たとえば以下のように全ての出力D0~D7, MEMW0~MEMW7を得る場合を例に、装置全体の動作を説明する。

- D0 = MEMR0 + MEMR1,
- D1 = MEMR1.
- D2 = MEMR2
- D3 = MEMR2 MEMR3,
- D4 = MEMR4 + MEMR5
- D5 = MEMR5
- D6 = MEMR6 + MEMR7
- D7 = MEMR6 MEMR7
- MEMWO = IO
- MEMW1 = MEMR0 + MEMR1 MEMR2 MEMR3,
- MEMW2 = MEMR0 + MEMR1 + MEMR2 + MEMR3.
- MEMW3 = I3

MEMW4 = MEMR0 + MEMR1 + MEMR2 + MEMR3 + MEM R4 + MEMR5 + MEMR6 + MEMR7,

MEMW5 = MEMR4 + MEMR5 - MEMR6 - MEMR7

MEMW6 = I6

MEMW 7 = MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3 - MEM R 4 - MEMR 5 - MEMR 6 - MEMR 7

[0272]

この場合、入力選択装置 22D-0では、制御信号ROSELにより、データ入力MEMROを選択するように制御され、選択されたデータMEMROが信号  $r0se1\_out$  として、バタフライ演算器 23D-0の入力端子DAに供給される。

入力選択装置 22D-1 では、制御信号R 1 S E L により、M E M R 1 を選択するように制御され、選択されたデータM E M R 1 が信号 r 1 s e 1 \_\_out として、バタフライ演算器 2 3 D - 0 の入力端子D B に供給される。

[0273]

また、入力選択装置22D-2では、制御信号R2SELにより、MEMR2を選択するように制御され、選択されたデータMEMR2が信号r2se1\_ou

t として、バタフライ演算器23D-1の入力端子DAに供給される。

入力選択装置 22D-3 では、制御信号R 3 S E L により、M E M R 3 を選択するように制御され、選択されたデータM E M R 3 が信号 r 3 s e 1 \_\_out として、バタフライ演算器 2 3 D-1 の入力端子D B に供給される。

#### [0274]

また、入力選択装置 22D-4 では、制御信号 R4SEL により、MEMR4 を選択するように制御され、選択されたデータMEMR4 が信号  $r4se1\_ou$  t として、バタフライ演算器 23D-2 の入力端子DA に供給される。

入力選択装置 22D-5 では、制御信号R 5 S E L により、M E M R 5 を選択するように制御され、選択されたデータM E M R 5 が信号 r 5 s e 1 \_\_out として、バタフライ演算器 2 3 D - 2 の入力端子D B に供給される。

#### [0275]

また、入力選択装置 22D-6では、制御信号R 6 S E L により、M E M R 6 を選択するように制御され、選択されたデータM E M R 6 が信号 r 6 s e 1 \_ou t として、バタフライ演算器 23D-3 の入力端子D A に供給される。

入力選択装置 22D-7 では、制御信号R 7 S E L により、M E M R 7 を選択するように制御され、選択されたデータM E M R 7 が信号 r 7 s e 1 \_out として、バタフライ演算器 23D-3 の入力端子D B に供給される。

#### [0276]

バタフライ演算器 23D-0 では、制御端子CTLに供給される制御信号BTFMD0により、OA=DA+DB,OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23D-0においては、入力端子DAに供給されたデータMEMR0と入力端子DBに供給されたデータMEMR1とが加算され、その結果である(MEMR0+MEMR1)が出力端子OAから信号btf0a\_outとして、バタフライ演算器23D-4の入力端子DA、出力選択装置24D-0および25D-0に出力される。

また、バタフライ演算器23D-0においては、入力端子DAに供給されたデータMEMR0と入力端子DBに供給されたデータMEMR1との差がとられ、

その結果である(MEMR0-MEMR1)が出力端子OBから信号b t f 0 b \_\_out として、出力選択装置 24D-1および 25D-1 に出力される。

[0277]

バタフライ演算器 23D-1 では、制御端子CTLに供給される制御信号BTFMD1により、OA=DA+DB、OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23D-1においては、入力端子DAに供給されたデータMEMR2と入力端子DBに供給されたデータMEMR3とが加算され、その結果である(MEMR2+MEMR3)が出力端子OAから信号btf1a\_outとして、バタフライ演算器23D-4の入力端子DB、出力選択装置24D-2および25D-2に出力される。

また、バタフライ演算器 2 3 D - 1 においては、入力端子DAに供給されたデータMEMR 2 と入力端子DBに供給されたデータMEMR 3 との差がとられ、その結果である(MEMR 2 - MEMR 3)が出力端子OBから信号 b t f 1 b \_\_out として、出力選択装置 2 4 D - 3 および 2 5 D - 3 に出力される。

[0278]

バタフライ演算器 23D-2 では、制御端子 CTL に供給される制御信号 BT FMD 2 により、OA = DA + DB,OB = DA - DB が計算されるモードに設定される。

これにより、バタフライ演算器23D-2においては、入力端子DAに供給されたデータMEMR4と入力端子DBに供給されたデータMEMR5とが加算され、その結果である(MEMR4+MEMR5)が出力端子OAから信号btf2a\_outとして、バタフライ演算器23D-5の入力端子DA、出力選択装置24D-4および25D-4に出力される。

また、バタフライ演算器 23D-2 においては、入力端子DAに供給されたデータMEMR4と入力端子DBに供給されたデータMEMR5との差がとられ、その結果である(MEMR4-MEMR5)が出力端子OBから信号 btf2b out として、出力選択装置 24D-5 および 25D-5 に出力される。

[0279]

バタフライ演算器 23D-3 では、制御端子CTLに供給される制御信号BTFMD3により、OA=DA+DB,OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23D-3においては、入力端子DAに供給されたデータMEMR6と入力端子DBに供給されたデータMEMR7とが加算され、その結果である(MEMR6+MEMR7)が出力端子OAから信号btf3a\_outとして、バタフライ演算器23D-5の入力端子DB、出力選択装置24D-6および25D-6に出力される。

また、バタフライ演算器23D-3においては、入力端子DAに供給されたデータMEMR6と入力端子DBに供給されたデータMEMR6との差がとられ、その結果である(MEMR6-MEMR7)が出力端子OBから信号btf3boutとして、出力選択装置24D-7および25D-7に出力される。

[0280]

バタフライ演算器 23D-4 では、制御端子CTLに供給される制御信号BTFMD4により、OA=DA+DB、OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23D-4においては、入力端子DAに供給されたデータ(MEMR0+MEMR1)と入力端子DBに供給されたデータ(MEMR2+MEMR3)とが加算され、その結果である(MEMR0+MEMR1+MEMR2+MEMR3)が出力端子OAから信号btf4a\_outとして、バタフライ演算器23D-6の入力端子DA、出力選択装置25D-0および25D-2に出力される。

また、バタフライ演算器 2 3 D - 4 においては、入力端子 D A に供給されたデータ(M E M R O + M E M R 1)と入力端子 D B に供給されたデータ(M E M R 2 + M E M R 3)との差がとられ、その結果である(M E M R O + M E M R 1 - M E M R 2 - M E M R 3)が出力端子 O B から信号 b t f 4 b \_\_out として、出力選択装置 2 5 D - 1 および 2 5 D - 3 に出力される。

[0281]

バタフライ演算器23D-5では、制御端子CTLに供給される制御信号BT

FMD5により、OA = DA + DB, OB = DA - DBが計算されるモードに設定される。

これにより、バタフライ演算器23D-5においては、入力端子DAに供給されたデータ(MEMR4+MEMR5)と入力端子DBに供給されたデータ(MEMR6+MEMR7)とが加算され、その結果である(MEMR4+MEMR5+MEMR6+MEMR7)が出力端子OAから信号btf5a\_outとして、バタフライ演算器23D-6の入力端子DB、出力選択装置25D-4および25D-6に出力される。

また、バタフライ演算器 2 3 D - 5 においては、入力端子 D A に供給されたデータ(M E M R 4 + M E M R 5)と入力端子 D B に供給されたデータ(M E M R 6 + M E M R 7)との差がとられ、その結果である(M E M R 4 + M E M R 5 - M E M R 6 - M E M R 7)が出力端子 O B から信号 b t f 5 b \_\_out として、出力選択装置 2 5 D - 5 および 2 5 D - 7 に出力される。

### [0282]

そして、バタフライ演算器 23D-6 では、制御端子 CT L に供給される制御信号 BT FMD 6 により、OA = DA + DB,OB = DA - DB が計算されるモードに設定される。

これにより、バタフライ演算器23D-6においては、入力端子DAに供給されたデータ(MEMR0+MEMR1+MEMR2+MEMR3)と入力端子DBに供給されたデータ(MEMR4+MEMR5+MEMR6+MEMR7)とが加算され、その結果である(MEMR0+MEMR1+MEMR2+MEMR3+MEMR4+MEMR5+MEMR6+MEMR7)が出力端子OAから信号したf6a\_outとして、出力選択装置25D-0、25D-2、25D-4および25D-6に出力される。

また、バタフライ演算器 2 3 D - 6 においては、入力端子DAに供給されたデータ (MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3) と入力端子DBに供給されたデータ (MEMR 4 + MEMR 5 + MEMR 6 + MEMR 7) との差がとられ、その結果である (MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3 - MEMR 4 - MEMR 5 - MEMR 6 - MEMR 7) が出力端子OBから信号 b

t f 6 b \_\_out として、出力選択装置 2 5 D - 1、 2 5 D - 3、 2 5 D - 5 および 2 5 D - 7 に出力される。

[0283]

出力選択装置24D-0においては、データ入力MEMR0とバタフライ演算器23D-0の出力信号btf0a\_out (=MEMR0+MEMR1)のうち、バタフライ演算器23D-0の出力信号btf0a\_out を選択するように制御信号D0SELが供給され、これにより選択されたデータが信号D0=MEMR0+MEMR1として出力される。

[0284]

出力選択装置24D-1においては、データ入力MEMR1とバタフライ演算器23D-0の出力信号btf0b\_out (=MEMR0-MEMR1)のうち、データ入力MEMR1を選択するように制御信号D1SELが供給され、これにより選択されたデータが信号D1=MEMR1として出力される。

[0285]

出力選択装置 24D-2 においては、データ入力MEMR 2 とバタフライ演算器 23D-1 の出力信号 b t f 1 a \_\_out (=MEMR 2 + MEMR 3) のうち、データ入力MEMR 2 を選択するように制御信号 D 2 S E L が供給され、これにより選択されたデータが信号 D 2 = MEMR 2 として出力される。

[0286]

出力選択装置24D-3においては、データ入力MEMR3とバタフライ演算器23D-1の出力信号btf1b\_out (=MEMR2-MEMR3)のうち、バタフライ演算器23D-1の出力信号btf1b\_out を選択するように制御信号D3SELが供給され、これにより選択されたデータが信号D3=MEMR2-MEMR3として出力される。

[0287]

出力選択装置 24D-4 においては、データ入力MEMR4とバタフライ演算器 23D-2 の出力信号 b t f 2a \_\_out (=MEMR4+MEMR5) のうち、バタフライ演算器 23D-2 の出力信号 b t f 2a \_\_out を選択するように制御信号 D 4 S E L が供給され、これにより選択されたデータが信号 D 4 = MEM

R4+MEMR5として出力される。

[0288]

出力選択装置24D-5においては、データ入力MEMR5とバタフライ演算器23D-2の出力信号btf2b\_out (=MEMR4-MEMR5)のうち、データ入力MEMR5を選択するように制御信号D5SELが供給され、これにより選択されたデータが信号D5=MEMR5として出力される。

[0289]

出力選択装置 2 4 D - 6 においては、データ入力MEMR 6 とバタフライ演算器 2 3 D - 3 の出力信号 b t f 3 a \_\_out (=MEMR 6 + MEMR 7) のうち、バタフライ演算器 2 3 D - 3 の出力信号 b t f 3 a \_\_out を選択するように制御信号 D 6 S E L が供給され、これにより選択されたデータが信号 D 6 = MEMR 6 + MEMR 7 として出力される。

[0290]

出力選択装置24D-7においては、データ入力MEMR7とバタフライ演算器23D-3の出力信号btf3b\_out (=MEMR6-MEMR7)のうち、バタフライ演算器23D-3の出力信号btf3b\_out を選択するように制御信号D7SELが供給され、これにより選択されたデータが信号D7=MEMR6-MEMR7として出力される。

[0291]

また、出力選択装置25D-0では、データ入力I0とバタフライ演算器23D-0の出力信号btf0a\_out (=MEMR0+MEMR1)とバタフライ演算器23D-4の出力信号btf4a\_out (=MEMR0+MEMR1+MEMR1+MEMR2+MEMR3)とバタフライ演算器23D-6の出力信号btf6a\_out (=MEMR0+MEMR1+MEMR2+MEMR3+MEMR4+MEMR5+MEMR6+MEMR7)のうち、入力データI0を選択するように制御信号W0SELが供給され、これにより選択されたデータが信号MEMW0=I0として出力される。

[0292]

また、出力選択装置25D-1では、データ入力 I1とバタフライ演算器23

D-0の出力信号 b t f 0 b \_\_out (=MEMR 0 - MEMR 1) とバタフライ 演算器 2 3 D - 4 の出力信号 b t f 4 b \_\_out (=MEMR 0 + MEMR 1 - MEMR 2 - MEMR 3) とバタフライ演算器 2 3 D - 6 の出力信号 b t f 6 b \_\_out (=MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3 - MEMR 4 - MEMR 5 - MEMR 6 - MEMR 7) のうち、バタフライ演算器 2 3 D - 4 の出力信号 b t f 4 b \_\_out を選択するように制御信号W1 S E L が供給され、これにより選択されたデータが信号MEMW1 = MEMR 0 + MEMR 1 - MEMR 2 - MEMR 3 として出力される。

## [0293]

また、出力選択装置 2 5 D - 2では、データ入力 I 2 とバタフライ演算器 2 3 D - 1 の出力信号 b t f 1 a \_\_out (=MEMR 2 + MEMR 3) とバタフライ演算器 2 3 D - 4 の出力信号 b t f 4 a \_\_out (=MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3) とバタフライ演算器 2 3 D - 6 の出力信号 b t f 6 a \_\_out (=MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3 + MEMR 4 + MEMR 5 + MEMR 6 + MEMR 7) のうち、バタフライ演算器 2 3 D - 4 の出力信号 b t f 4 a \_\_out を選択するように制御信号W 2 S E L が供給され、これにより選択されたデータが信号MEMW 2 = MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3 として出力される。

#### [0294]

また、出力選択装置25D-3では、データ入力I3とバタフライ演算器23D-1の出力信号btf0b\_out (=MEMR2-MEMR3)とバタフライ演算器23D-4の出力信号btf4b\_out (=MEMR0+MEMR1-MEMR2-MEMR3)とバタフライ演算器23D-6の出力信号btf6b\_out (=MEMR0+MEMR1+MEMR2+MEMR3-MEMR4-MEMR5-MEMR6-MEMR7)のうち、入力データI3を選択するように制御信号W3SELが供給され、これにより選択されたデータが信号MEMW3=I3として出力される。

#### [0295]

また、出力選択装置25D-4では、データ入力I4とバタフライ演算器23

D-2の出力信号 b t f 2 a \_\_out (=MEMR4+MEMR5)とバタフライ 演算器 2 3 D-5の出力信号 b t f 5 a \_\_out (=MEMR4+MEMR5+MEMR5+MEMR6+MEMR7)とバタフライ演算器 2 3 D-6の出力信号 b t f 6 a \_\_out (=MEMR0+MEMR1+MEMR2+MEMR3+MEMR4+MEMR5+MEMR6+MEMR7)のうち、バタフライ演算器 2 3 D-6の出力信号 b t f 6 a \_\_out を選択するように制御信号W4 S E L が供給され、これにより選択されたデータが信号MEMW4=MEMR0+MEMR1+MEMR2+MEMR3+MEMR4+MEMR5+MEMR6+MEMR7として出力される。

#### [0296]

また、出力選択装置 2 5 D - 5 では、データ入力 I 5 とバタフライ演算器 2 3 D - 2 の出力信号 b t f 2 b \_\_out (=MEMR 4 - MEMR 5) とバタフライ演算器 2 3 D - 5 の出力信号 b t f 5 b \_\_out (=MEMR 4 + MEMR 5 - MEMR 6 - MEMR 7) とバタフライ演算器 2 3 D - 6 の出力信号 b t f 6 b \_\_out (=MEMR 0 + MEMR 1 + MEMR 2 + MEMR 3 - MEMR 4 - MEMR 5 - MEMR 6 - MEMR 7) のうち、バタフライ演算器 2 3 D - 5 の出力信号 b t f 5 b \_\_out を選択するように制御信号W 5 S E L が供給され、これにより選択されたデータが信号MEMW 5 = MEMR 4 + MEMR 5 - MEMR 6 - MEMR 7 として出力される。

## [0297]

また、出力選択装置25D-6では、データ入力I6とバタフライ演算器23D-3の出力信号btf3a\_out (=MEMR6+MEMR7)とバタフライ演算器23D-5の出力信号btf5a\_out (=MEMR4+MEMR5+MEMR6+MEMR7)とバタフライ演算器23D-6の出力信号btf6a\_out (=MEMR0+MEMR1+MEMR2+MEMR3+MEMR4+MEMR5+MEMR5+MEMR6+MEMR7)のうち、データ入力I6を選択するように制御信号W6SELが供給され、これにより選択されたデータが信号MEMW6=I6として出力される。

[0298]

また、出力選択装置25D-7では、データ入力I7とバタフライ演算器23D-3の出力信号btf3b\_out (=MEMR6-MEMR7)とバタフライ演算器23D-5の出力信号btf5b\_out (=MEMR4+MEMR5-MEMR6-MEMR7)とバタフライ演算器23D-6の出力信号btf6b\_out (=MEMR0+MEMR1+MEMR2+MEMR3-MEMR4-MEMR5-MEMR6-MEMR6-MEMR7)のうち、バタフライ演算器23D-6の出力信号btf6b\_out を選択するように制御信号W7SELが供給され、これにより選択されたデータが信号MEMW7=MEMR0+MEMR1+MEMR2+MEMR3-MEMR4-MEMR5-MEMR6-MEMR7として出力される。

[0299]

以上のように、本第7の実施形態に係る16入力16出力の演算装置20Dに よれば、上述した第3の実施形態の効果と同様の効果を得ることができる。

[0300]

なお、本第7の実施形態においては、データ入力MEMR0~MEMR7の入力段に単項演算器、たとえばシフト演算器を、上述した第3~第5の実施形態と同様に、配置することが可能である。

この場合、単項演算器SFTO, SFT1, SFT2, SFT3, SFT4, SFT5, SFT6, SFT7は、それぞれたとえば制御信号SFT0MD, SFT1MD, SFT2MD, SFT3MD, SFT4MD, SFT5MD, SFT6MD, SFT7MDを入力とし、MEMR0, MEMR1, MEMR2, MEMR3, MEMR4, MEMR5, MEMR6, MEMR7の値を、制御信号SFT0MD, SFT1MD, SFT2MD, SFT3MD, SFT4MD, SFT5MD, SFT6MD, SFT7MDの値に応じて単項演算を行い、その結果を入力選択装置22D-0~22D-7(RSEL0~RSEL7)、出力選択装置24D-0~24D-7(DSEL0~DSEL7)に出力するように構成される。

ただし、ここで単項演算器は、左または右に任意ビットシフトする演算で実現 される演算器である。 [0301]

### 第8実施形態

図10は、本発明に係る演算装置の第8の実施形態を示す構成図である。

図10の演算装置30は、上述した第1および第2の実施形態に係るALUおよびMACを含む第1の演算装置と、第3~第7の実施形態に係るバタフライ演算器を含む第2の演算装置とを再構成可能に結合することで、データ読み出し、演算、データ書き込みの1サイクルで信号処理演算を効率良く実行可能に構成されている。

[0302]

本第8の実施形態に係る演算装置30は、図10に示すように、ALUおよびMACを含む第1の演算装置(PU)31、およびバタフライ演算器を含む第2の演算装置(BTFL)32を主構成要素として有している。

[0303]

第1の演算装置31は、たとえば図2の演算装置を4つカスケード接続した図4の演算装置と同様の構成を有しており、データ入力D0I, D1I, D2I, D3I、係数入力COEO, COE1, COE2, COE3、およびデータ出力OT0, OT1, OT2, OT3を有し、再構成のための制御信号CTRLO, CTRL1, CTRL2, CTRL3が供給される。

そして、各制御信号には、演算制御信号ASEL, BSEL, ESEL, MACMD, ALUMD, RNDMD, SATMD, OSFMD, ACCMD、および遅延制御信号CODL, C1DL, C2DL, C3DL、D0DL, D1DL, D2DL, D3DLが含まれる。

[0304]

第2の演算装置32は、データ入力MEMR0, MEMR1, MEMR2, MEMR3、演算結果入力I0, I1, I2, I3、データ出力D0, D1, D2, D3、およびMEMW0, MEMW1, MEMW2, MEMW3を有し、再構成のための制御信号CTRLBが供給される。

たとえば第4の実施形態の場合を例にとると、制御信号CTRLBには、SFT0MD, ROSEL, BTFMDO, DOSEL, WOSEL、SFT1MD

8 2

, R1SEL, BTFMD1, D1SEL, W1SEL、SFT2MD, R2S EL, BTFMD2, D2SEL, W2SEL、およびSFT3MD, R3SE L, BTFMD3, D3SEL, W3SELが含まれる。

[0305]

そして、第2の演算装置32のデータ入力MEMROにデータROが供給され、データ入力MEMR1にデータR1が供給され、データ入力MEMR2にデータR2が供給され、データ入力MEMR3にデータR3が供給される。

第2の演算装置32のデータ出力DOが第1の演算装置31のデータ入力DOIに供給され、第2の演算装置32のデータ出力D1が第1の演算装置31のデータ入力D1Iに供給され、第2の演算装置32のデータ出力D2が第1の演算装置31のデータ入力D2Iに供給され、第2の演算装置32のデータ出力D3が第1の演算装置31のデータ入力D3Iに供給される。

また、第1の演算装置31のデータ出力OT0が第2の演算装置32のデータ 入力I0に供給され、第1の演算装置31のデータ出力OT1が第2の演算装置32のデータ入力I1に供給され、第1の演算装置31のデータ出力OT2が第2の演算装置32のデータ入力I2に供給され、第1の演算装置31のデータ出力OT3が第2の演算装置32のデータ入力I3に供給される。

また、第2の演算装置32のデータ出力MEMW0からデータW0が出力され、データ出力MEMW1からデータW1が出力され、データ出力MEMW2からデータW2が出力され、データ出力MEMW3からデータW3が出力される。

[0306]

また、第1の演算装置31においては、以下の演算処理を同時(並列)に実行可能に構成されている。

[0307]

【数13】

OT0=((C0I || C1I || C2I || C3I || D0I || D1I || D2I || D3I || OT1 || OT2 || OT3 || 0) op0 (D0I || D1I || D2I || D3I || OT0) op1 (D0I || D1I || D2I || D3I || OT1 || OT2 || OT3 || 0)), かつ、

OT1 = ((C0I || C1I || C2I || C3I || D0I || D1I || D2I || D3I || OT1 || OT2 || OT3 || O) op2 (D0I || D1I || D2I || D3I || OT0) op3 (D0I || D1I || D2I || D3I || OT2 || OT3 || OT0 || O)), かつ、

OT2=((C0I || C1I || C2I || C3I || D0I || D1I || D2I || D3I || OT1 || OT2 || OT3 || 0) op4 (D0I || D1I || D2I || D3I || OT0) op5 (D0I || D1I || D2I || D3I || OT3 || OT0 || OT1 || 0)),かつ、

OT3 = ((C0I || C1I || C2I || C3I || D0I || D1I || D2I || D3 I || OT1 || OT2 || OT3 || 0) op6 (D0I || D1I || D2I || D3I || OT0) op7 (D0I || D1I || D2I || D3I || OT0 || OT1 || OT2 || 0))

[0308]

ただし、∥は選択演算を、op0~op7は演算子を表している。またここで 、演算子op0~op7は、以下のいずれかで定義される。

[0309]

【数14】

 $A \circ p B = A * B$ ,

 $A \circ p B = A * - B$ ,

 $A \circ p B = A + B$ ,

A o p B = A - B,

 $A \circ p B = A \& B$ ,

 $A \circ p B = A \mid B$ ,

A o p B =  $A \wedge B$ ,

[0310]

また、第2の演算装置32においては、以下の演算処理を同時(並列)に実行可能に構成されている。

[0311]

【数15】

MEMW0= ((MEMR0 || IO) op 0 (MEMR1 || I 1)) || IO、かつ、
MEMW1= ((MEMR0 || IO) op 1 (MEMR1 || I 1)) || I1、かつ、

MEMW2 = ( (MEMR2 || I2) op2 (MEMR3 || I3) ) || I2,  $\pi$ 

MEMW3 =  $((MEMR2 || I2) op3 (MEMR3 || I3)) || I3, <math>\hbar$ 

D0= ((MEMR0 || I0) op4 (MEMR1 || I1)) || MEMR0、かっ、

D1= ( (MEMR0 || I0) op5 (MEMR1 || I1) ) || MEMR1、かっ、

 $D2 = ((MEMR2 || I2) op 6 (MEMR3 || I3)) || MEMR2, <math>\hbar$ 

D3 = ( (MEMR2 || I2) op7 (MEMR3 || I3) ) || MEMR3 || [0312]

ここでも、 || は選択演算を、 o p 0 ~ o p 7 は演算子を表している。またここで、演算子 o p 0 ~ o p 7 は、以下のいずれかで定義される。

[0313]

【数16】

 $A \circ p B = A + B$ ,

A o p B = A - B,

 $A \circ p B = -A + B$ ,

 $A \circ p B = -A - B$ ,

 $A \circ p B = A$ ,

A o p B = -A,

 $A \circ p B = B$ ,

 $A \circ p B = -B$ ,

[0314]

次に、図10の演算装置の動作を、第1の演算装置31が図4の並列演算装置 と同様の構成を有し、第2の演算装置32が図6の装置と同様の構成を有する場 合を例に説明する。

[0315]

なお、ここでは、以下の演算を実行するものとする。

W O = R O + R 1,

W1 = COE0 \* (R0 - R1) - COE1 \* (R2 - R3),

W2 = R2 + R3,

W3 = COE2 \* (RO - R1) + COE3 \* (R2 - R3)

[0316]

まず、第2の演算装置32において、図6に示すように、たとえばシフト演算器21A-0,21A-1,21A-2,21A-3のシフト量が、制御信号SFT0MD,SFT1MD,SFT2MD,SFT3MDによりゼロに設定される。

したがって、シフト演算器 21A-0 の出力信号 s f t 0 \_out はMEMR 0 、 すなわちデータR 0 となり、入力選択装置 22A-0 および出力選択装置 24A-0 に供給される。

同様に、シフト演算器 21A-1 の出力信号 s f t 1 \_out はMEMR1、すなわちR1となり、入力選択装置 22A-1 および出力選択装置 24A-1 に供給される。

シフト演算器 2 1 A - 2 の出力信号 s f t 2 \_\_out はMEMR 2、すなわちR 2 となり、入力選択装置 2 2 A - 2 および出力選択装置 2 4 A - 2 に供給される

そして、シフト演算器 21A-3 の出力信号 s f t 3 \_out はMEMR 3、すなちR 3 となり、入力選択装置 22A-3 および出力選択装置 24A-3 に供給される。

[0317]

入力選択装置22A-0では、制御信号R0SELにより、シフト演算器21 A-0の出力信号R0を選択するように制御され、選択されたデータR0が信号 r 0 s e 1 \_\_out として、バラフライ演算器 2 3 A - 0 の入力端子 D A に供給される。

入力選択装置 22A-1 では、制御信号R1SELにより、シフト演算器 21 A-1の出力信号R1を選択するように制御され、選択されたデータR1が信号 r1sel\_out として、バラフライ演算器 23A-0の入力端子DBに供給される。

#### [0318]

また、入力選択装置 22A-2では、制御信号R 2SELにより、シフト演算器 21A-2の出力信号R 2を選択するように制御され、選択されたデータR 2が信号r 2se1\_out として、バラフライ演算器 23A-1の入力端子DAに供給される。

入力選択装置 22A-3 では、制御信号R 3 S E L により、シフト演算器 21 A -3 の出力信号R 3 を選択するように制御され、選択されたデータR 3 が信号 r 3 s e 1 \_out として、バラフライ演算器 2 3 A -1 の入力端子DB に供給される。

### [0319]

バタフライ演算器 23A-0では、制御端子CTLに供給される制御信号BTFMD0により、OA=DA+DB,OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器23A-0においては、入力端子DAに供給されたデータR0と入力端子DBに供給されたデータR1とが加算され、その結果である(R0+R1)が出力端子OAから信号btf0a\_outとして、出力選択装置24A-0および25A-0に出力される。

また、バタフライ演算器23A-0においては、入力端子DAに供給されたデータR0と入力端子DBに供給されたデータR1との差がとられ、その結果である(R0-R1)が出力端子OBから信号btf0b\_outとして、出力選択装置24A-1および25A-1に出力される。

#### [0320]

同様に、バタフライ演算器23A-1では、制御端子CTLに供給される制御

信号BTFMD1により、OA=DA+DB, OB=DA-DBが計算されるモードに設定される。

これにより、バタフライ演算器 23A-1 においては、入力端子DAに供給されたデータR 2 と入力端子DBに供給されたデータR 3 とが加算され、その結果である(R 2+R3)が出力端子OAから信号 b t f 1 a \_out として、出力選択装置 24A-2 および 25A-2 に出力される。

また、バタフライ演算器 23A-1 においては、入力端子DAに供給されたデータR 2 と入力端子DBに供給されたデータR 3 との差がとられ、その結果である(R 2-R3)が出力端子OBから信号 b t f 1 b \_\_out として、出力選択装置 24A-3 および 25A-3 に出力される。

[0321]

そして、第2の演算装置32では、出力選択装置24A-1において、シフト演算器21A-1の出力信号(R1)とバタフライ演算器23A-0の出力信号btf0b\_out(=MEMR0-MEMR1)のうち、バタフライ演算器23A-0の出力信号btf0b\_outを選択するように制御信号D1SELが供給され、これにより選択されたデータが信号D1=R0-R1として、第1の演算装置31のデータ入力D1Iに供給される。

[0322]

同様に、第2の演算装置32では、出力選択装置24A-3において、シフト演算器21A-3の出力信号(R3)とバタフライ演算器23A-1の出力信号btf1b\_out(=R2-R3)のうち、バタフライ演算器23A-1の出力信号btf1b\_outを選択するように制御信号D3SELが供給され、これにより選択されたデータが信号D3=R2-R3として、第1の演算装置31のデータ入力D3Iに供給される。

[0323]

第1の演算装置31では、まず、演算装置10A-0において、制御信号CTL0により、演算結果信号OT0=COE0\*D1となる演算が行われるように制御が行われる。

[0324]

この場合、演算装置10A-0において、制御信号ASELが係数入力COE 0を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力D1I(=D1=R0-R1)を選択するように設定されて第2の選択装置12に供給される。

これにより、第1の選択装置11から係数COE0が信号ase1\_out として、ALU14およびMAC15に出力される。また、第2の選択装置12からデータD1 (=R0-R1) が信号bse1\_out として、ALU14およびMAC15に出力される。

## [0325]

このとき、乗算を指定する制御信号MACMDが、MAC15に供給される。 これにより、MAC15において、係数COE0とデータD1との乗算が行われ 、その結果COE0\*D1が信号mac\_outとして第4の選択装置16に出 力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号mac\_out (COE0\*D1)が選択され、信号esel\_out (COE0\*D1) としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果COE0\*D1が格納され、この格納データが演算出力端子PE\_Cから演算結果信号OT0として、演算装置10A-1のカスケード入力PE\_P0、演算装置10A-2のカスケード入力PE\_P1、および演算装置10A-3のカスケード入力PE\_P2に出力される。

## [0326]

演算装置10A-0においては、C0FIFO18-0~C3FIFO18-3で所望の遅延量だけ遅延された係数COE0~COE3が係数出力端子PE\_C0O~PE\_C3Oから係数出力c00~c3Oとして次段の演算装置10A-1の係数入力端子PE\_C0I~PE\_C3Iに出力され、D0FIFO19-1, D3FIFO19-3で所望の遅延量だけ遅延されたデータD1, D3がデータ出力端子PE\_D1O, PE\_D3Oからデータ出力d10, d3Oとして次段の演算装置10A-1のデータ入力端子PE\_D1I, ~PE D3Iに

出力される。

[0327]

次に、演算装置10A-1においては、制御信号CTL1により、演算結果信号OT1=OT0-COE1\*D3となる演算が行われるように制御が行われる

[0328]

この場合、制御信号ASELが係数入力端子PE\_\_C1Iに供給される演算装置10A-0の係数出力c10(COE1)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力端子PE\_D1Iに供給される演算装置 10A-0のデータ出力d10(D3=R2-R3)を選択するように設定されて第2の選択装置 12に供給される。

また、制御信号CSELがカスケード入力端子PE\_POに供給される演算装置10A-0の演算結果信号OTO(COE0\*D1)を選択するように設定されて第3の選択装置13に供給される。

これにより、第1の選択装置11から係数COE1が信号 a s e 1 \_\_out として、ALU14およびMAC15に出力される。また、第2の選択装置12からデータD3(=R2-R3)が信号 b s e 1 \_\_out として、ALU14およびMAC15に出力される。また、第3の選択装置13から、カスケード入力データCOE0\*D1が信号 c s e 1 \_\_outとして第1の選択装置11、ALU14およびMAC15に出力される。

[0329]

このとき、乗減算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数COE1とデータD3との乗算が行われ、さらに、その結果COE0\*D1とCOE1\*D3との減算が行われる。これにより、MAC15から乗加算結果(COE0\*D1-COE1\*D3)が信号mac\_outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15

の出力信号 $mac_out$  (COE0\*D1-COE1\*D3) が選択され、信号eseloutとしてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果(COE0\*D1-COE1\*D3)が格納され、この格納データが演算出力端子PE\_Cから演算結果信号OT1として、演算装置10A-0のカスケード入力PE\_P2、演算装置10A-2のカスケード入力PE\_P0、および演算装置10A-2のカスケード入力PE\_P1に出力される。

また、演算装置10A-1の(COE0\*D1-COE1\*D3) を示す演算 結果信号OT1は、図10の第2の演算装置32のデータ入力I1に供給される

## [0330]

また、演算装置10A-1においては、C0FIFO18-0~C3FIFO 18-3で所望の遅延量だけ遅延された係数COE0~COE3が係数出力端子 PE\_C0O~PE\_C3Oから係数出力 c01~c31として次段の演算装置 10A-2の係数入力端子PE\_C0I~PE\_C3Iに出力され、D0FIF O19-1, D3FIFO19-3で所望の遅延量だけ遅延されたデータD1, D3がデータ出力端子PE\_D1O, PE\_D3Oからデータ出力は11, d3 1として次段の演算装置10A-3のデータ入力端子PE\_D1I, PE\_D3 Iに出力される。

#### [0331]

次に、演算装置 10A-2 においては、制御信号 CTL 2 により、演算結果信号 OT 2=COE 2\*D 1 となる演算が行われるように制御が行われる。

#### [0332]

この場合、制御信号ASELが係数入力端子PE\_C2Iに供給される演算装置10A-1の係数出力c21(COE2)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力端子PE\_D1Iに供給される演算装置 10A-1のデータ出力d11(D1)を選択するように設定されて第2の選択 装置12に供給される。

これにより、第1の選択装置11から係数COE2が信号asel\_out として、ALU14およびMAC15に出力される。また、第2の選択装置12からデータD1が信号bsel\_out として、ALU14およびMAC15に出力される。

[0333]

このとき、乗算を指定する制御信号MACMDが、MAC15に供給される。 これにより、MAC15において、係数COE2とデータD1との乗算が行われる。これにより、MAC15から乗算結果COE2\*D1が信号mac\_out として第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号mac\_out (COE2\*D1)が選択され、信号esel\_out (COE2\*D1) としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果COE2\*D1が格納され、この格納データが演算出力端子PE\_\_Cから演算結果信号OT2として、演算装置10A-0のカスケード入力PE\_\_P1、演算装置10A-2のカスケード入力PE\_\_P2、および演算装置10A-3のカスケード入力PE\_\_P0に出力される。

[0334]

演算装置10A-2においては、COFIFO18-0~C3FIFO18-3で所望の遅延量だけ遅延された係数COE0, COE1, COE2, COE3が係数出力端子PE\_C00~PE\_C3Oから係数出力c02~c32として次段の演算装置10A-3の係数入力端子PE\_C0I~PE\_C3Iに出力され、D0FIFO19-1, D3FIFO19-3で所望の遅延量だけ遅延されたデータD1, D3がデータ出力端子PE\_D1O, PE\_D3Oからデータ出力は12, d32として次段の演算装置10A-3のデータ入力端子PE\_D1I~PE\_D3Iに出力される。

[0335]

次に、演算装置 10A-3 においては、制御信号 CTL3 により、演算結果信号 OT3 = OT2 + COE3 \* D3 = COE2 \* D1 + COE3 \* D3 となる演

算が行われるように制御が行われる。

[0336]

この場合、制御信号ASELが係数入力端子PE\_C3Iに供給される演算装置10A-2の係数出力c32(COE3)を選択するように設定されて第1の選択装置11に供給される。

また、制御信号BSELがデータ入力端子PE\_D3Iに供給される演算装置 10A-2のデータ出力d32(D3)を選択するように設定されて第2の選択 装置12に供給される。

また、制御信号CSELがカスケード入力端子PE\_POに供給される演算装置10A-2の演算結果信号OT2(COE2\*D1)を選択するように設定されて第3の選択装置13に供給される。

これにより、第1の選択装置11から係数COE3が信号asel\_out として、ALU14およびMAC15に出力される。また、第2の選択装置12からデータD3が信号bsel\_out として、ALU14およびMAC15に出力される。また、第3の選択装置13から、カスケード入力データCOE2\*D1が信号csel\_outとして第1の選択装置11、ALU14およびMAC15に出力される。

[0337]

このとき、乗加算を指定する制御信号MACMDが、MAC15に供給される。これにより、MAC15において、係数COE3とデータD3との乗算が行われ、さらに、その結果COE3\*D3と(COE2\*D1)との加算が行われる。これにより、MAC15から乗加算結果COE3\*D3+COE2\*D1が信号mac\_outとして第4の選択装置16に出力される。

そして、制御信号ESELがMAC15の出力を選択するように、第4の選択装置16に供給されている。その結果、第4の選択装置16においてMAC15の出力信号mac\_out (COE2\*D1+COE3\*D3)が選択され、信号esel\_out (COE2\*D1+COE3\*D3)としてレジスタ17に出力される。

レジスタ17では、MAC15の演算結果 (COE2\*D1+COE3\*D3

)が格納され、この格納データが演算出力端子PE\_Cから演算結果信号OT3 として所望の演算結果outとして出力され、演算装置10A-0のカスケード 入力PE\_PO、演算装置10A-2のカスケード入力PE\_P1、および演算 装置10A-2のカスケード入力PE P0に出力される。

また、演算装置 1 0 A - 3 の (COE 2 \* D 1 + COE 3 \* D 3) を示す演算 結果信号OT 3 は、図 1 0 の第 2 の演算装置 3 2 のデータ入力 I 3 に供給される

#### [0338]

また、遅延制御信号D0DLは遅延0となるように、D0FIFO19-0に供給され、遅延制御信号D1DLは遅延1となるように、D1FIFO19-1に供給され、遅延制御信号D2DLは遅延2となるように、D2FIFO19-2に供給され、遅延制御信号D3DLは遅延3となるように、D3FIFO19-3に供給される。

#### [0339]

第2の演算装置32のデータ入力I1に供給された第1の演算装置31の演算結果(COE0\*D1-COE1\*D3)は図6の出力選択装置25A-1に供給される。

また、第2の演算装置32のデータ入力I3に供給された第1の演算装置31の演算結果(COE2\*D1+COE3\*D3)は図6の出力選択装置25A-3に供給される。

#### [0340]

そして、第2の演算装置32において、出力選択装置25A-0では、データ 入力IOとバタフライ演算器23A-0の出力信号btfOa\_out (=RO+ R1)のうち、バタフライ演算器23A-0の出力信号btfOa\_out を選択 するように制御信号WOSELが供給され、これにより選択されたデータが信号 MEMWO=RO+R1として出力される。 [0341]

また、出力選択装置 25A-1では、データ入力 I 1 とバタフライ演算器 23 A-0 の出力信号 b t f 0 b \_out (=R0-R1) のうち、データ入力 I 1 を選択するように制御信号W 1 S E L が供給され、これにより選択されたデータが信号M E M W 1 = I 1 = (COE0\*D1-COE1\*D3) = (COE0\*(R0-R1)-COE1\*(R2-R3)) として出力される。

[0342]

[0343]

また、出力選択装置 25A-3では、データ入力 I3 とバタフライ演算器 23 A -1 の出力信号 b t f 1 b \_\_out (=R2-R3) のうち、データ入力 I3 を選択するように制御信号W3 S E L が供給され、これにより選択されたデータが信号MEMW3 = I3 = (COE 2\*D1+COE3\*D3) = (COE 2\*C) R O-R1) + COE 3\*(R2-R3)) として出力される。

~ [0344]

以上説明したように、本第8の実施形態によれば、第1および第2の実施形態 に係るALUおよびMACを含む演算装置と、第3~第7の実施形態に係るバタ フライ演算器を含む演算装置とを再構成可能に結合してので、以下の利点がある

[0345]

すなわち、従来のDSPなどのプロセッサでは、

M E MW 0 = x [k0] + x [k1].

MEMW1 = p x \* (x [k0] - x [k1]) - p y \* (y [k0] - y [k1]),

MEMW2 = y [k0] + y [k1],

 $MEMW3 = p \times * (x [k0] - x [k1]) + p y * (y [k0] - y [k1])$ 

の演算を実行しようとした場合、たとえばMEMW1の計算で

r e g 1 = x [k0] - x [k1],

reg2 = px \* reg1,

r e g 3 = y [k0] - y [k1],

reg4 = py \* reg3,

MeMW1 = reg2 - reg4,

などのように一時的にレジスタに値を格納する演算が必要となっていた。そのため演算動作に不要なレジスタへの書き込み、レジスタからの読み出しが多くなり、動作サイクル数、消費電力ともに増えていたが、MAC, ALUとバタフライ演算とを組み合わせることで、メモリ読み出しから、演算、メモリ書き込みを行う際に、演算ブロックでの演算自由度が増し、効率よい演算ができるようになる。そのため、実行サイクル数が少なくなり、また一時データの読み、書きが減るため電力が削減される。

[0346]

さらに、MEMWOの演算とMEMW1の演算のようにx[k0], x[k1]を共通に使用している場合には、従来のプロセッサではx[k0]+x[k1], x[k0]-x[k1]の演算を同時に行うことができずに演算に必要なサイクル数が増えていたが、本第8の実施形態では、この演算を同時に行うため必要サイクル数が少なくて済む。

[0347]

また、本第8の実施形態によれば、上述した第1の実施形態と同様に、論理レベルの最適化ができることはもとより、構成情報の増大を防止でき、集積回路としての面積効率の低下を防止できる演算装置を実現できる利点がある。

また、演算装置を再構成可能であることから、カスケード演算だけでなく並列 演算も同一のハードウェアで実現することが可能になっている。そのため、演算 装置の数を増やして多くの並列化可能な処理を効率良く実行することもできる。

[0348]

#### 第9実施形態

図11は、本発明に係る演算装置の第9の実施形態を示す構成図である。

本第9の実施形態に係る演算装置30Aは、第8の実施形態のように、上述した第1および第2の実施形態に係るALUおよびMACを含む第1の演算装置と、第3~第7の実施形態に係るバタフライ演算器を含む第2の演算装置とを再構成可能に結合した演算装置をより一般化した場合の装置例である。

この演算装置30Aもデータ読み出し、演算、データ書き込みの1サイクルで信号処理演算を効率良く実行可能に構成されている。

[0349]

本演算装置30Aは、図11に示すように、ALUおよびMACを含む第1の演算装置(PU)31A、およびバタフライ演算器を含む第2の演算装置32A-0(BTFLa0),…,32A-k(BTFLak)、32B-0(BTFLb0),…,32B-m(BTFLbm)、32C-0(BTFLc0),…,32C-n(BTFLcn)を主構成要素として有している。

[0350]

以下に、第1の演算装置31A、および第2の演算装置32A-0 (BTFL a 0), …, 32A-k (BTFLak)、32B-0 (BTFLb 0), …, 32B-m (BTFLb m)、32C-0 (BTFLc 0), …, 32C-n (BTFLc n)のデータ入出力および制御信号、並びに接続関係について詳述し、各部の動作は、第8の実施形態の場合と同様に行われることから、その詳細は省略する。

[0351]

第1の演算装置31Aは、たとえば図1または図2の演算装置を2、4、8等の複数個カスケード接続した演算装置を含んでおり、データ入力DIaO, DI a1、DIa2k, DIa2k+1、DIbO, DIb1, DIb2, DIb3、DIb4m, DIb4m+1, DIb4m+2, DIb4m+3、DIcO, DIc1, …, DIc6, DIc7、DIc8n, DIc8n+1, …, DIc8n+6, DIc8n+7、係数入力COEO, …, COEp、データ出力OTaO, OTa1、OTa2k, OTa2k+1、OTbO, OTb1, OTb2, OTb3、OTb4m, OTb4m+1, OTb4m+2, OTb4m+3、OTc0, OTc1…OTc6, OTc7、OTc8n, OTc8n+1, …,

OTc8n+6, OTc8n+7を有し、再構成のための制御信号CTRLa0, …, CTRLa2k+1、CTRLb0, …, CTRLb4m+3、CTRLc0, …, CTRLb4m+3、CTRLc0, …, CTRLc8n+7が供給される。

そして、各制御信号には、演算制御信号ASEL, BSEL, ESEL, MACMD, ALUMD, RNDMD, SATMD, OSFMD, ACCMD、および遅延制御信号CODL, C1DL, …, CkDL、D0DL, D1DL, …, DmDLが含まれる。

## [0352]

第2の演算装置32A-0は、たとえば図5に示すような4入力4出力の演算装置であって、データ入力MEMRa0, MEMRa1、演算結果入力Ia0, Ia1、データ出力(演算結果出力) Da0, Da1、データ出力MEMWa0, MEMWa1を有し、再構成のための制御信号CTRLBa0が供給される。 たとえば第3の実施形態の場合を例にとると、制御信号CTRLBa0には、SFT0MD, R0SEL, BTFMD0, D0SEL, W0SEL、およびSFT1MD, R1SEL, BTFMD1, D1SEL, W1SELが含まれる。

#### [0353]

第2の演算装置32A-kは、たとえば図5に示すような4入力4出力の演算装置であって、データ入力MEMRa2k, MEMRa2k+1、演算結果入力 I a 2 k, I a 2 k+1、データ出力(演算結果出力) D a 2 k, D a 2 k+1、データ出力MEMWa2k, MEMWa2k+1を有し、再構成のための制御信号CTRLBa2kが供給される。

たとえば第3の実施形態の場合を例にとると、制御信号CTRLBa2kには、SFT0MD, ROSEL, BTFMD0, DOSEL, WOSEL、およびSFT1MD, R1SEL, BTFMD1, D1SEL, W1SELが含まれる

#### [0354]

第2の演算装置32B-0は、たとえば図6または図7に示すような8入力8 出力の演算装置であって、データ入力MEMRb0, MEMRb1, MEMRb 2, MEMRb3、演算結果入力Ib0, Ib1, Ib2, Ib3、データ出力 (演算結果出力) Db0, Db1, Db2, Db3、データ出力MEMWb0, MEMWb1, MEMWb2, MEMWb3を有し、再構成のための制御信号CTRLBb0が供給される。

たとえば第4または第5の実施形態の場合を例にとると、制御信号CTRLB b 0 には、SFT 0 MD, R 0 SEL, BTFMD 0, D 0 SEL, W 0 SEL 、SFT 1 MD, R 1 SEL, BTFMD 1, D 1 SEL, W 1 SEL、SFT 2 MD, R 2 SEL, BTFMD 2, D 2 SEL, W 2 SEL、およびSFT 3 MD, R 3 SEL, BTFMD 3, D 3 SEL, W 3 SELが含まれる。

## [0355]

第2の演算装置32B-mは、たとえば図6または図7に示すような8入力8 出力の演算装置であって、データ入力MEMRb4m, MEMRb4m+1, M EMRb4m+2, MEMRb4m+3、演算結果入力Ib4m, Ib4m+1 , Ib4m+2, Ib4m+3、データ出力(演算結果出力) Db4m, Db4 m+1, Db4m+2, Db4m+3、データ出力MEMWb4m, MEMWb 4m+1, MEMWb4m+2, MEMWb4m+3を有し、再構成のための制 御信号CTRLBb4mが供給される。

たとえば第4または第5の実施形態の場合を例にとると、制御信号CTRLBb4mには、SFT0MD, ROSEL, BTFMD0, DOSEL, WOSEL、SFT1MD, R1SEL, BTFMD1, D1SEL, W1SEL、SFT2MD, R2SEL, BTFMD2, D2SEL, W2SEL、およびSFT3MD, R3SEL, BTFMD3, D3SEL, W3SELが含まれる。

#### [0356]

第2の演算装置32C-0は、たとえば図8または図9に示すような16入力16出力の演算装置であって、データ入力MEMRc0, MEMRc1, …, MEMRc6, MEMRc7、演算結果入力Ic0, Ic1, …, Ic6, Ic7、データ出力(演算結果出力) Dc0, Dc1, …, Dc6, Dc7、データ出力MEMWc0, MEMWc1, …, MEMWc6, MEMWc7を有し、再構成のための制御信号CTRLBc0が供給される。

たとえば第6または第7の実施形態の場合を例にとると、制御信号CTRLB

b4mには、SFTOMD, ROSEL, MTFMDO, DOSEL, WOSEL、SFT1MD, R1SEL, MTFMD1, D1SEL, W1SEL、SFT2MD, R2SEL, MTFMD2, D2SEL, W2SEL、SFT3MD, R3SEL, MTFMD3, D3SEL, W3SEL、SFT4MD, R4SEL, MTFMD4, D4SEL, W4SEL、SFT5MD, R5SEL, MTFMD5, D5SEL, W5SEL、SFT6MD, R6SEL, MTFMD6, D6SEL, W6SEL、SFT7MD, R7SEL, MTFMD7, D7SEL, W7SELが含まれる。

[0357]

第2の演算装置32C-nは、たとえば図8または図9に示すような16入力16出力の演算装置であって、データ入力MEMRc8n, MEMRc8n+1, …, MEMRc8n+6, MEMRc8n+7、演算結果入力I1c8n, I1c8n+1, …, Ic8n+6, Ic8n+7、データ出力(演算結果出力)Dc8n, Dc8n+1, …, Dc8n+6, Dc8n+7、データ出力MEMWc8n, MEMWc8n+1…MEMWc8n+6, MEMWc8n+7を有し、再構成のための制御信号CTRLBc8nが供給される。

たとえば第6または第7の実施形態の場合を例にとると、制御信号CTRLBb4mには、SFT0MD, R0SEL, MTFMD0, D0SEL, W0SEL、SFT1MD, R1SEL, MTFMD1, D1SEL, W1SEL、SFT2MD, R2SEL, MTFMD2, D2SEL, W2SEL、SFT3MD, R3SEL, MTFMD3, D3SEL, W3SEL、SFT4MD, R4SEL, MTFMD4, D4SEL, W4SEL、SFT5MD, R5SEL, MTFMD5, D5SEL, W5SEL、SFT6MD, R6SEL, MTFMD6, D6SEL, W6SEL、SFT7MD, R7SEL, MTFMD7, D7SEL, W7SELが含まれる。

[0358]

そして、第2の演算装置32A-0のデータ入力MEMRa0にデータRa0が供給され、データ入力MEMRa1にデータRa1が供給される。

第2の演算装置32A-0のデータ出力Da0が第1の演算装置31Aのデー

タ入力DIa0に供給され、第2の演算装置32A-0のデータ出力Da1が第 1の演算装置31Aのデータ入力DIa1に供給される。

また、第1の演算装置31Aのデータ出力OTa0が第2の演算装置32A-0のデータ入力Ia0に供給され、第1の演算装置31Aのデータ出力OTa1 が第2の演算装置32A-0のデータ入力Ia1に供給される。

また、第2の演算装置32A-0のデータ出力MEMWa0からデータWa0が出力され、データ出力MEMWa1からデータWa1が出力される。

## [0359]

第2の演算装置32A-kのデータ入力MEMRa2kにデータRa2kが供給され、データ入力MEMRa2k+1にデータRa2k+1が供給される。

第2の演算装置32A-kのデータ出力Da2kが第1の演算装置31Aのデータ入力DIa2kに供給され、第2の演算装置32A-kのデータ出力Da2k+1が第1の演算装置31Aのデータ入力DIa2k+1に供給される。

また、第1の演算装置31Aのデータ出力OTa2kが第2の演算装置32A - kのデータ入力Ia2kに供給され、第1の演算装置31Aのデータ出力OT a2k+1が第2の演算装置32A-kのデータ入力Ia2k+1に供給される

また、第2の演算装置32A-kのデータ出力MEMWa2kからデータWa 2kが出力され、データ出力MEMWa2k+1からデータWa2k+1が出力 される。

### [0360]

第2の演算装置32B-0のデータ入力MEMRb0にデータRb0が供給され、データ入力MEMRb1にデータRb1が供給され、データ入力MEMRb 2にデータRb2が供給され、データ入力MEMRb3にデータRb3が供給される。

第2の演算装置32B-0のデータ出力Db0が第1の演算装置31Aのデータ入力DIb0に供給され、第2の演算装置32B-0のデータ出力Db1が第1の演算装置31Aのデータ入力DIb1に供給され、第2の演算装置32B-0のデータ出力Db2が第1の演算装置31Aのデータ入力DIb2に供給され

、第2の演算装置32B-0のデータ出力Db3が第1の演算装置31Aのデータ入力DIb3に供給される。

また、第1の演算装置31Aのデータ出力OTb0が第2の演算装置32B-0のデータ入力Ib0に供給され、第1の演算装置31Aのデータ出力OTb1が第2の演算装置32B-0のデータ入力Ib1に供給され、第1の演算装置31Aのデータ出力OTb2が第2の演算装置32B-0のデータ入力Ib2に供給され、第1の演算装置31Aのデータ出力OTb3が第2の演算装置32B-0のデータ入力Ib3に供給される。

また、第2の演算装置32B-0のデータ出力MEMWb0からデータWb0 が出力され、データ出力MEMWb1からデータWb1が出力され、データ出力 MEMWb2からデータWb2が出力され、データ出力MEMWb3からデータ Wb3が出力される。

#### [0361]

第2の演算装置32B-mのデータ入力MEMRb4mにデータRb4mが供給され、データ入力MEMRb4m+1にデータRb4m+1が供給され、データ入力MEMRb4m+2にデータRb4m+2が供給され、データ入力MEMRb4m+3にデータRb4m+3が供給される。

第2の演算装置32B-mのデータ出力Db4mが第1の演算装置31Aのデータ入力DIb4mに供給され、第2の演算装置32B-mのデータ出力Db4m+1が第1の演算装置31Aのデータ入力DIb4m+1に供給され、第2の演算装置32B-mのデータ出力Db4m+2が第1の演算装置31Aのデータ入力DIb4m+2に供給され、第2の演算装置32B-mのデータ出力Db4m+3が第1の演算装置31Aのデータ入力DIb4m+3に供給される。

また、第1の演算装置31Aのデータ出力OTb4mが第2の演算装置32B ーmのデータ入力Ib4mに供給され、第1の演算装置31Aのデータ出力OT b4m+1が第2の演算装置32Bーmのデータ入力Ib4m+1に供給され、 第1の演算装置31Aのデータ出力OTb4m+2が第2の演算装置32Bーm のデータ入力Ib4m+2に供給され、第1の演算装置31Aのデータ出力OT b4m+3が第2の演算装置32Bーmのデータ入力Ib4m+3に供給される また、第2の演算装置32B-mのデータ出力MEMWb4mからデータWb4mが出力され、データ出力MEMWb4m+1からデータWb4m+1が出力され、データ出力MEMWb4m+2からデータWb4m+2が出力され、データ出力MEMWb4m+3からデータWb4m+3が出力される。

#### [0362]

第2の演算装置32C-0のデータ入力MEMRc0にデータRc0が供給され、データ入力MEMRc1にデータRc1が供給され、同様にしてデータ入力MEMRc6にデータRc6が供給され、データ入力MEMRc7にデータRc7が供給される。

第2の演算装置32C-0のデータ出力Dc0が第1の演算装置31Aのデータ入力DIc0に供給され、第2の演算装置32C-0のデータ出力Dc1が第1の演算装置31Aのデータ入力DIc1に供給され、同様にして第2の演算装置32C-0のデータ出力Dc6が第1の演算装置31Aのデータ入力DIc6に供給され、第2の演算装置32C-0のデータ出力DC7が第1の演算装置31Aのデータ入力DIC7に供給される。

また、第1の演算装置31Aのデータ出力OTcOが第2の演算装置32C-0のデータ入力IcOに供給され、第1の演算装置31Aのデータ出力OTc1が第2の演算装置32C-0のデータ入力Ic1に供給され、同様にして第1の演算装置31Aのデータ出力OTc6が第2の演算装置32C-0のデータ入力Ic6に供給され、第1の演算装置31Aのデータ出力OTc7が第2の演算装置32C-0のデータ入力Ic7に供給される。

また、第2の演算装置32C-0のデータ出力MEMWc0からデータWc0が出力され、データ出力MEMWc1からデータWc1が出力され、同様にしてデータ出力MEMWc6からデータWc6が出力され、データ出力MEMWc7からデータWc7が出力される。

#### [0363]

第2の演算装置32C-nのデータ入力MEMRc8nにデータRc8nが供給され、データ入力MEMRc8n+1にデータRc8n+1が供給され、同様

にしてデータ入力MEMRc8n+6にデータRc8n+6が供給され、データ 入力MEMRc8n+7にデータRc8n+7が供給される。

第2の演算装置32C-nのデータ出力DC8nが第1の演算装置31Aのデータ入力DIc8nに供給され、第2の演算装置32C-nのデータ出力Dc8n+1が第1の演算装置31Aのデータ入力DIc8n+1に供給され、同様にして第2の演算装置32C-nのデータ出力Dc8n+6が第1の演算装置31Aのデータ入力DIc8n+6に供給され、第2の演算装置32C-nのデータ出力Dc8n+7が第1の演算装置31Aのデータ入力DIc8n+3に供給される。

また、第1の演算装置31Aのデータ出力OTc8nが第2の演算装置32C ーnのデータ入力Ic8nに供給され、第1の演算装置31Aのデータ出力OT c8n+1が第2の演算装置32Cーnのデータ入力Ic8n+1に供給され、 同様にして第1の演算装置31Aのデータ出力OTc8n+6が第2の演算装置 32Cーnのデータ入力Ic8n+6に供給され、第1の演算装置31Aのデー タ出力OTc8n+7が第2の演算装置32C-nのデータ入力Ic8n+7に 供給される。

また、第2の演算装置32C-nのデータ出力MEMWc8nからデータWc8nが出力され、データ出力MEMWc8n+1からデータWc8n+1が出力され、同様にしてデータ出力MEMWc8n+6からデータWc8n+6が出力され、データ出力MEMWc8n+7からデータWc8n+7が出力される。

#### [0364]

このような構成を有する演算装置30Aにおいて、たとえば第1の演算装置3 1Aと8入力8出力の第2の演算装置32B-0~32B-mとの間でデータの 授受を行って演算を行う場合には、上述した第8の実施形態においては説明した 動作と同様の動作が行われる。

その他の第2の演算装置32A-0~32A-k、32C-0~32C-nと 第1の演算装置31Aとの間でデータの授受を行って演算を行う場合であっても 、データ入出力数が異なるだけで、略同様の動作が行われる。

したがって、上述したように、ここでは各部の動作は、その詳細は省略する。

[0365]

本第9の実施形態によれば、3項演算装置かつ/または2項演算装置を含む演算装置を複数有する第1の演算装置31Aと、2入力2出力演算装置を含む第2の演算装置32A-0(BTFLa0),…,32A-k(BTFLak)、32B-0(BTFLb0),…,32B-m(BTFLbm)、32C-0(BTFLc0),…,32C-n(BTFLcn)とを備え、外部から再構成可能な演算装置30Aにおいて、第2の演算装置32A-0(BTFLa0),…,32A-k(BTFLak)、32B-0(BTFLb0),…,32B-m(BTFLbm)、32C-0(BTFLc0),…,32B-m(BTFLbm)、32C-0(BTFLc0),…,32C-n(BTFLcn)の演算結果を第1の演算装置31Aの入力とし、また、第1の演算装置31Aの演算結果を第2の演算装置の入力として、最終的な演算結果を得るようにしたので、上述した第8の実施形態の効果と同様の効果を得ることができる。

[0366]

すなわち、従来のDSPなどのプロセッサでは、

M E MW O = x [k0] + x [k1],

MEMW1 = p x \* (x [k0] - x [k1]) - p y \* (y [k0] - y [k1]),

M E M W 2 = y [k0] + y [k1],

 $MEMW3 = p \times * (x [k0] - x [k1]) + p y * (y [k0] - y [k1])$ 

の演算を実行しようとした場合、たとえばMEMW1の計算で

r e g 1 = x [k0] - x [k1],

reg2 = px \* reg1,

r e g 3 = y [k0] - y [k1],

reg4 = py \* reg3,

MeMW1 = reg2 - reg4,

などのように一時的にレジスタに値を格納する演算が必要となっていた。そのため演算動作に不要なレジスタへの書き込み、レジスタからの読み出しが多くなり、動作サイクル数、消費電力ともに増えていたが、MAC, ALUとバタフライ演算とを組み合わせることで、メモリ読み出しから、演算、メモリ書き込みを行う際に、演算ブロックでの演算自由度が増し、効率よい演算ができるようになる

。そのため、実行サイクル数が少なくなり、また一時データの読み、書きが減る ため電力が削減される。

[0367]

さらに、MEMW 0 の演算とMEMW 1 の演算のようにx [k0], x [k1] を共通に使用している場合には、従来のプロセッサではx [k0] + x [k1], x [k0] - x [k1] の演算を同時に行うことができずに演算に必要なサイクル数が増えていたが、本第 9 の実施形態では、この演算を同時に行うため必要サイクル数が少なくて済む。

[0368]

また、本第9の実施形態によれば、上述した第1の実施形態と同様に、論理レベルの最適化ができることはもとより、構成情報の増大を防止でき、集積回路としての面積効率の低下を防止できる演算装置を実現できる利点がある。

また、演算装置を再構成可能であることから、カスケード演算だけでなく並列 演算も同一のハードウェアで実現することが可能になっている。そのため、演算 装置の数を増やして多くの並列化可能な処理を効率良く実行することもできる。

[0369]

# 第10実施形態

図12は、本発明の第10の実施形態に係る演算システムを示す構成図である

[0370]

本演算システム40では、たとえば上述した第1の実施形態~第9の実施形態 に係る演算器の配列や、演算実行時の係数パラメータ等を、構成情報に基づいて 再構成可能な演算装置が用いられる。

そして、本演算システム40は、演算装置、メモリ、アドレス生成装置と、経路情報を格納するメモリを含み、CPUを用いた経路情報選択の他に、アドレス生成装置が発生する制御信号に基づいて、演算途中であっても特定条件で経路情報を切り替えすることができる再構成可能なシステムとして構成される。

[0371]

具体的には、本演算システム40は、図12に示すように、制御回路としての

CPU41、複数、たとえば2つの第1の経路選択情報メモリ42、第2の経路 選択情報メモリ43、選択装置44、アドレス生成装置45、データメモリ46 、および再構成可能な演算装置47を有している。

[0372]

CPU41は、バスBUSを介して、第1の経路選択情報メモリ42、第2の 経路選択情報メモリ43、データメモリ46にアクセスすることが可能になって いる。

CPU41は、req\_ack信号を用いてアドレス生成装置45の起動を行い、アドレス生成装置45からのreq\_ack信号によりアドレス生成装置45の動作の終了を認識する。

また、CPU41は、第1の経路選択情報メモリ42に第1の経路選択情報 config1を書き込み、第2の経路選択情報メモリ43に第2の経路選択情報 config2を書き込む。

また、CPU41は、データメモリ46に複数のデータを書き込んでおく。さらにCPU41は、アドレス生成装置45に信号agctrlでアドレス生成パターンを指定し、アドレス生成装置45の起動を行う。

さらに、CPU41は、制御信号ctrlbを選択装置44に出力し、第1の 経路選択情報メモリ42の第1の経路選択情報config1および第2の経路 選択情報メモリ43の第2の経路選択情報config2のうちのいずれの経路 選択情報を選択するのかを指示する。換言すれば、CPU41は、制御信号ct rlbをアドレス生成装置45がアドレス生成を行っている途中で、動的に変更 し、経路選択情報を複数の経路選択情報メモリ42,43から選択するのかを制 御する。

[0373]

第1の経路選択情報メモリ42は、CPU41からバスBUSを介して第1の 経路選択情報config1が書き込まれ、書き込まれた第1の経路選択情報c onfig1を選択装置44に出力する。

[0374]

第2の経路選択情報メモリ43は、CPU41からバスBUSを介して第2の

経路選択情報 config2が書き込まれ、書き込まれた第2の経路選択情報 config2を選択装置44に出力する。

[0375]

選択装置44は、アドレス生成装置45による制御信号ctrlaおよびCPU41による制御信号ctrlbに応じて、第1の経路選択情報メモリ42による第1の経路選択情報config1、および第2の経路選択情報メモリ43による第2の経路選択情報config2のうちのいずれかを選択して、演算装置47に供給する。

[0376]

アドレス生成装置45は、CPU41によるreq\_ack信号を受けて起動し、あらかじめCPU41により制御信号agctrlで指定されたアドレス生成パターンで、自動的にアドレスadrを生成し、データメモリ46からの読み出し、データメモリ46への書き込みを行う。

また、アドレス生成装置45は、生成したアドレスに応じた選択情報を含む制御信号 ctrlaを選択装置44に出力し、第1の経路選択情報メモリ42による第1の経路選択情報 config1、および第2の経路選択情報メモリ43による第2の経路選択情報 config2のうちのいずれかを選択させて、演算装置47に供給させる。

そして、アドレス生成装置45は、アドレスの生成が終了したときには、req\_ack信号を用いてCPU41に動作の完了を伝える。

[0377]

データメモリ46は、アドレス生成装置45で生成されたアドレスadrによりデータメモリ46の記憶データを読み出し、この読み出しデータread\_datを演算装置47に供給し、演算装置47の演算結果である書き込みデータwrite datを書き込み。

また、データメモリ46は、バスBUSを介してCPU41によりアクセスされる。

[0378]

演算装置47は、選択装置44で選択された第1の経路選択情報メモリ42に

よる第1の経路選択情報 config1、または第2の経路選択情報メモリ43による第2の経路選択情報 config2に基づいて、演算器の配列や、演算実行時の係数パラメータ等を再構成して、データメモリ46の読み出しデータread\_datに対し指定の演算を行い、この演算結果を書き込みデータwritedatとしてデータメモリ46に供給する。

[0379]

次に、上記構成による動作を、図13に関連付けて説明する。

[0380]

まず、CPU41により、バスBUSを介して、第1の経路選択情報メモリ42に第1の経路選択情報config1が書き込まれ、第2の経路選択情報メモリ43に第2の経路選択情報config2が書き込まれる。

[0381]

また、CPU41により、バスBUSを介してデータメモリ46に複数のデータがあらかじめ書き込まれる。

さらに、CPU41によりアドレス生成装置45に対して制御信号agctrが出力されて、アドレス生成パターンが指定されて、アドレス生成装置45の起動が行われる。

[0382]

これにより、CPU41から制御がアドレス生成装置45に移行され、アドレス生成装置45において、アドレスの自動生成が開始され、データメモリ46に供給される。

なお、ここでは簡単のため、アドレス生成装置45において発生する読み出し アドレスパターンが0,1,2,3,4,5であるものとする。

そして、生成アドレスadrに基づいてデータメモリ46から読み出され、演算装置47に供給されるデータは、read\_dat [0]、read\_dat [1]、read\_dat [2]、read\_dat [3]、read\_dat

[4]、およびread\_dat [5] となる。

[0383]

また、アドレス生成装置45からは、生成アドレスに応じて制御信号 ctrl

aが選択装置44に出力される。

選択装置44では、アドレス生成装置45による制御信号ctrlaおよびCPU41による制御信号ctrlbに応じて、第1の経路選択情報メモリ42による第1の経路選択情報config1、および第2の経路選択情報メモリ43による第2の経路選択情報config2のうちのいずれかが選択されて、演算装置47に供給される。

[0384]

演算装置47においては、選択装置44により供給される第1の経路選択情報 メモリ42による第1の経路選択情報 config1、または第2の経路選択情報 報メモリ43による第2の経路選択情報 config2に基づいて、演算器の配 列や、演算実行時の係数パラメータ等が再構成される。

そして、再構成された演算装置47において、データメモリ46の読み出しデータread\_dat [0]、read\_dat [1]、read\_dat [2]、read\_dat [3]、read\_dat [4]、およびread\_dat [5]に対し指定の演算が行われる。

[0385]

演算装置47における演算結果は、write-dat [0]、write-dat [1]、write-dat [2]、write-dat [3]、write-dat [4]、およびwrite-dat [5]となる。

[0386]

ここで、第1の経路選択情報 config1で実行される演算をfunc1()、第2の経路選択情報 config2で実行される演算をfunc2()とする。

そして、図13に示すように、アドレス生成装置45からの制御情報 ctrl a でアドレスが、0,1,3,4のときには第1の経路選択情報 config1 を、アドレスが2,5のときには第2の経路選択情報 config2 を選択することができるものとする。

この場合の演算結果は、次のように表すことができる。

[0387]

# 【数17】

```
write-dat [0] = func1 (read_dat [0])
write-dat [1] = func1 (read_dat [1])
write-dat [2] = func2 (read_dat [2])
write-dat [3] = func1 (read_dat [3])
write-dat [4] = func1 (read_dat [4])
write-dat [5] = func2 (read_dat [5])
```

これらの演算結果がデータメモリ46に書き込まれ、アドレス生成装置45によるアドレスadrの自動生成が終了される。

そして、アドレス生成装置 45 から  $ask_reg$  信号が CPU41 に送られ、演算の終了が伝えられる。

[0389]

以上説明したように、本第10の実施形態によれば、第1の経路選択情報 c o n f i g 1 を記憶する第1の経路選択情報メモリ42と、第2の経路選択情報 c o n f i g 2 を記憶する第2の経路選択情報メモリ43と、制御信号 c t r 1 a および制御信号 c t r 1 b に応じて、第1の経路選択情報メモリ42による第1の経路選択情報 c o n f i g 1、および第2の経路選択情報メモリ43による第1の経路選択情報 c o n f i g 2 のうちのいずれかを選択する選択装置44と、指定されたアドレス生成パターンで、自動的にアドレス a d r を生成し、データメモリ46からの読み出し、データメモリ46への書き込みを行い、かつ、生成したアドレスに応じて制御信号 c t r 1 a を選択装置44に出力するアドレス生成装置45と、選択装置44で選択された第1の経路選択情報 c o n f i g 1、または第2の経路選択情報 c o n f i g 2に基づいて、演算器の配列や、演算実行時の係数パラメータ等を再構成して、データメモリ46の読み出しデータ r e a d d a t に対し指定の演算を行い、この演算結果を書き込みデータw r i t e d a t としてデータメモリ46に書き戻す演算装置47とを設けてたので、以下の利点がある。

[0390]

すなわち、従来、CPUとアドレス生成装置と複数の構成情報メモリと再構成可能な演算装置で構成される演算システムにおいては、CPUを用いて、複数の構成メモリの選択を制御し、アドレス生成装置がアドレスを生成している期間中にCPUを用いてメモリの選択を行わせるためには、CPUとアドレス生成装置間に同期機構を設ける必要があり、そのため、制御が複雑になり、余計なハードウェアが必要になる、あるいはハードウェアの構造によっては、同期自体が不可能であるという欠点を持っていた。

これに対して、本第10の実施形態に係る演算システムによれば、アドレス生成装置自身が出力する制御信号を用いて、複数の構成メモリの選択が可能になるため、同期機構を設ける必要がなくなるという利点がある。

また、CPUに制御が一度戻ることがないため、処理を行うためのオーバーへッドが少なくなり、システム全体の処理能力を向上させることも可能になる。

[0391]

# 第11実施形態

図14は、本発明の第11の実施形態を説明するための図であって、本発明に 係る演算システムに適用可能なアドレス生成装置の一例を示す構成図である。

[0392]

本アドレス生成装置50は、たとえば上述した第10の実施形態を示す図12の演算システムに適用可能で、4個(一般的にはn個)のカウンタを用いてアドレスを生成する装置であって、C言語のforループ中での配列のアクセスパターンやそのネスティング、FFT、ビットリバース等のアドレスパターンを生成し、このアドレス生成とともに制御信号CTRL(図12のctrla)も出力する。

以下、アドレス生成装置50の具体的な構成および機能について、順を追って 説明する。

[0393]

本アドレス生成装置 5 0 は、図 1 4 に示すように、演算器 (INCDEC 0) 5 1 - 0, 演算器 (INCDEC 1) 5 1 - 1, 演算器 (INCDEC 2) 5 1 - 2, 演算器 (INCDEC x) 5 1 - X、セレクタ付き演算器 (SUM 0) 5

2-0, セレクタ付き演算器 (SUM1) 52-1, セレクタ付き演算器 (SUM2) 52-2、セレクタ (SEL0) 53-0, セレクタ (SEL1) 53-1, セレクタ (SEL2) 53-2, セレクタ (SELx) 53-x、カウンタ (Counter0) 54-0, カウンタ (Counter1) 54-1, カウンタ (Counter2) 54-2, カウンタ (Counterx) 54-x、比較器 (END) 55、比較器 (END0) 56-0, 比較器 (END1) 56-1, 比較器 (END2) 56-2, 比較器 (ENDx) 56-x、比較器 (INC0) 57-0, 比較器 (INC1) 57-1, 比較器 (INC2) 57-2、セレクタ付き演算器 (ADRSUM) 58、ビット反転器 (BRV) 59、マスク生成器 (ADRMSK) 60、および制御信号生成器 (CTRLGEN) 61を有している。

[0394]

そして、アドレス生成装置50は、入力信号COUNTOSTP, COUNT 1STP, COUNT2STP, COUNTOINI, COUNT1INI, COUNT2INI, COUNT2INI, COUNTXINI, COUNTOFIN, COUNT1F IN, COUNT2FIN, COUNTXFIN, OFFSET, MASKと、制御信号CNT0INIMD, CNT1INIMD, CNT2INIMD, CNT0RETMD, CNT1RETMD, CNT2RETMD, CNT0ENDMD, CNT1ENDMD, CNT2ENDMD, CNT0INCMD, CNT1INCMD, CNT1INCMD, CNT2INCMD, CNT1INCMD, CNT2INCMD, CNT2INCMD, CNT2INCMD, CNT3UM, MSKMD, COUNTENが供給され、制御信号CTRL、および生成アドレスGENADRを出力する。

[0395]

演算器 51-0は、制御信号CNTOINIMDの値に応じて入力信号COUNTOSTPとカウンタ 54-0のカウントデータ count dat \_\_0を演算した結果を信号 count cal \_\_0としてセレクタ 53-0、およびセレクタ 演算器  $52-0\sim52-2$ に出力する。

具体的には、演算器51-0は、制御信号CNTOINIMDの値に応じて、 以下のいずれかの演算を行う。 [0396]

# 【数18】

演算器 51-1 は、制御信号 CNT 1 IN IMD の値に応じて入力信号 COUNT 1 STPとカウンタ 54-1 のカウントデータ count dat  $_1$  を演算した結果を信号 count cal  $_1$  としてセレクタ 53-1、およびセレクタ 演算器  $52-0\sim52-2$  に出力する。

具体的には、演算器 51-1 は、制御信号 CNT1INIMD の値に応じて、以下のいずれかの演算を行う。

[0398]

## 【数19】

演算器 51-2 は、制御信号 CNT 2 IN IMD の値に応じて入力信号 COUNT 2 STPとカウンタ 54-2 のカウントデータ count dat \_\_2 を演算した結果を信号 count cal \_\_2 としてセレクタ 53-2、およびセレクタ演算器  $52-0\sim52-2$  に出力する。

具体的には、演算器51-2は、制御信号CNT2INIMDの値に応じて、 以下のいずれかの演算を行う。

[0400]

### 【数20】

演算器51-xは、入力信号COUNTxFINとカウンタ54-xのカウントデータcountdat\_xを演算した結果を信号countcal\_xとし

てセレクタ53-xに出力する。

[0402]

セレクタ付き演算器 5 2 - 0 は、制御信号 CNTORETMD の値に応じて入力信号 COUNTOINI、演算器 5 1 - 0 の出力信号 count cal\_0、演算器 5 1 - 1 の出力信号 count cal\_1、および演算器 5 1 - 2 の出力信号 count cal\_2を演算した結果を信号 count ret\_0としてセレクタ 5 3 - 0 に出力する。

具体的には、演算器52-0は、制御信号CNTORETMDの値に応じて、 以下のいずれかの演算を行う。

[0403]

## 【数21】

countret\_0=COUNTOINI,
countret\_0=countcal\_0,
countret\_0=countcal\_1,
countret\_0=countcal\_2,
countret\_0=COUNTOINI+countcal\_0,
countret\_0=COUNTOINI+countcal\_1,
countret\_0=COUNTOINI+countcal\_1,

セレクタ付き演算器 52-1 は、制御信号 CNT 1RETMDの値に応じて入力信号 COUNT 1INI、演算器 51-0 の出力信号 count cal\_0、演算器 51-1 の出力信号 count cal\_1、および演算器 51-2 の出力信号 count cal\_2を演算した結果を信号 count ret\_1としてセレクタ 53-1 に出力する。

具体的には、演算器52-1は、制御信号CNT1RETMDの値に応じて、 以下のいずれかの演算を行う。

[0405]

[0404]

### 【数22】

countret\_1=COUNT1INI,

```
countret_1 = countcal_0,
countret_1 = countcal_1,
countret_1 = countcal_2,
countret_1 = COUNT1INI+countcal_0,
countret_1 = COUNT1INI+countcal_1,
countret_1 = COUNT1INI+countcal_1,
[0406]
```

セレクタ付き演算器 52-2 は、制御信号 CNT2RETMD の値に応じて入力信号 COUNT2INI、演算器 51-0 の出力信号  $countcal_0$ 、演算器 51-1 の出力信号  $countcal_1$ 、および演算器 51-2 の出力信号  $countcal_2$ を演算した結果を信号  $countret_2$ としてセレクタ 53-2 に出力する。

具体的には、演算器52-2は、制御信号CNT2RETMDの値に応じて、 以下のいずれかの演算を行う。

[0407]

# 【数23】

```
countret_2 = COUNT2INI,
countret_2 = countcal_0,
countret_2 = countcal_1,
countret_2 = countcal_2,
countret_2 = COUNT2INI+countcal_0,
countret_2 = COUNT2INI+countcal_1,
countret_2 = COUNT2INI+countcal_1,
countret_2 = COUNT2INI+countcal_1,
countret_2 = COUNT2INI+countcal_2,
[0408]
```

セレクタ53-0は、比較器56-0の出力信号countend\_0、および比較器57-0の出力信号countinc\_0の値に応じて、演算器51-0の出力信号countcal\_0、入力信号COUNTOINI、演算器52-0の出力信号countret\_0の値を選択して、カウンタ54-0に出力する。

[0409]

セレクタ53-1は、比較器56-1の出力信号countend\_1、および比較器57-1の出力信号countinc\_1の値に応じて、演算器51-1の出力信号countcal\_1、入力信号COUNT1INI、演算器52-1の出力信号countret\_1の値を選択して、カウンタ54-1に出力する。

[0410]

セレクタ 5 3 - 2 は、比較器 5 6 - 2 の出力信号 countend\_2、および比較器 5 7 - 2 の出力信号 countinc\_2 の値に応じて、演算器 5 1 - 2 の出力信号 count cal\_2、入力信号 COUNT 2 I N I、演算器 5 2 - 2 の出力信号 countret\_2 の値を選択して、カウンタ 5 4 - 2 に出力する。

[0411]

セレクタ53-xは、比較器56-xの出力信号countend\_xの値に 応じて、演算器51-xの出力信号countcal\_x、入力信号COUNT xINIの値を選択して、カウンタ54-xに出力する。

[0412]

カウンタ54-0は、セレクタ53-0の出力信号をカウントデータcountdat\_0として格納し、格納データを演算器51-0、比較器55、およびセレクタ付き演算器58に出力する。

[0413]

カウンタ54-1は、セレクタ53-1の出力信号をカウントデータcountdat\_1として格納し、格納データを演算器51-1、比較器55、およびセレクタ付き演算器58に出力する。

[0414]

カウンタ 5 4 - 2 は、セレクタ 5 3 - 2 の出力信号をカウントデータ c o u n t d a t \_\_2 として格納し、格納データを演算器 5 1 - 2、比較器 5 5、およびセレクタ付き演算器 5 8 に出力する。

[0415]

カウンタ54-xは、セレクタ53-xの出力信号をカウントデータcountdat\_xとして格納し、格納データを演算器51-x、比較器55、およびセレクタ付き演算器58に出力する。

### [0416]

比較器55は、カウンタ54-0によるカウンタデータcountdat\_0、カウンタ54-1によるカウンタデータcountdat\_1、カウンタ54-2によるカウンタデータcountdat\_2、カウンタ54-xによるカウンタデータcountdat\_x、および入力信号COUNTOINI, COUNTIINI、COUNTIINI、COUNTOFIN、COUNTIFIN、COUNT2INI、COUNTOFIN、COUNT1FIN、COUNT2FINの値を演算し、結果endsig0を比較器56-0に出力し、結果endsig2を比較器56-2に出力し、結果endsig2を比較器56-2に出力し、結果endsigxを比較器56-xに出力する。

## [0417]

同様に、比較器 55 は、カウンタ 54-0 によるカウントデータ countd a  $t_0$  と入力信号 COUNTOFIN が等しいときに endsigj=eq3、カウンタ 54-1 によるカウントデータ  $countdat_1$  と入力信号 COUNT1FIN が等しいときに endsigj=eq4、カウンタ 54-2 によるカウントデータ  $countdat_2$  と入力信号 COUNT2FIN が等しいときに endsigj=eq5 を設定する。

また、比較器 5 5 は、カウンタ 5 4 - 0 によるカウントデータ c o u n t d a t \_\_ 0 とカウンタ 5 4 - 1 によるカウントデータ c o u n t d a t \_\_ 1 が等しいとき e n d s i g j = e q 6、カウンタ 5 4 - 1 によるカウントデータ c o u n t d a t \_\_ 2 が

等しいときendsigj=eq7、カウンタ54-2によるカウントデータ count dat  $_2$ とカウンタ54-0によるカウントデータ count dat  $_2$ 0が等しいときendsigj=eq8を設定する。

[0418]

比較器 56-0は、制御信号 CNT 0 ENDMD の値に応じて、比較器 550 出力信号 end sig 0 の値から、信号 countend\_0 を生成し、セレクタ 53-0、比較器 57-1, 57-2、および制御信号生成器 61 に出力する

具体的には、比較器 5 6 - 0 は、制御信号CNTOENDMDの値と比較器 5 5 の出力信号endsigOの値が、一致していれば信号countend\_0に真を設定し、一致していなければ信号countend\_0に偽を設定する。

[0419]

比較器 5 6 - 1 は、制御信号 CNT 1 ENDMD の値に応じて、比較器 5 5 の 出力信号 end sig 1 の値から、信号 countend\_1 を生成し、セレク タ 5 3 - 1、比較器 5 7 - 0, 5 7 - 2、および制御信号生成器 6 1 に出力する

具体的には、比較器 5 6 - 1 は、制御信号CNT1ENDMDの値と比較器 5 5 の出力信号endsiglの値が、一致していれば信号countend\_1に真を設定し、一致していなければ信号countend\_1に偽を設定する。

[0420]

比較器 5 6 - 2 は、制御信号 CNT 2 ENDMD の値に応じて、比較器 5 5 の 出力信号 end sig 2 の値から、信号 countend\_2 を生成し、セレク タ 5 3 - 2、比較器 5 7 - 0, 5 7 - 1、および制御信号生成器 6 1 に出力する

具体的には、比較器 5 6 - 2 は、制御信号CNT 2 ENDMDの値と比較器 5 5 の出力信号endsig 2 の値が、一致していれば信号countend\_2 に真を設定し、一致していなければ信号countend\_2に偽を設定する。

[0421]

比較器56-xは、比較器55の出力信号endsigxの値から、信号co

untend\_xを生成し、セレクタ53-xに出力する。

[0422]

比較器 5 7 - 0 は、制御信号 CNT 0 IN CMD の値に応じて、比較器 5 6 - 1 の出力信号 c o u n t e n d \_\_1、および比較器 5 6 - 2 の出力信号 c o u n t e n d \_\_2 の値から信号 c o u n t i n c \_\_0 を生成し、セレクタ 5 3 - 0 に出力する。

具体的には、比較器 5 7 - 0 は、制御信号 CNT 0 IN CMD の値に応じて、 比較器 5 6 - 1 の出力信号 countend\_1 が真のときに信号 countinc\_0 に真を設定し、偽のときに信号 countinc\_0 に偽を設定する。

または、比較器 5 7 - 0 は、制御信号 CNT 0 IN CMD の値に応じて、比較器 5 6 - 2 の出力信号 c o u n t e n d \_ 2 が真のときに信号 c o u n t i n c \_ 0 に真を設定し、偽のときに信号 c o u n t i n c \_ 0 に偽を設定する。

または、比較器 5 7 - 0 は、制御信号 CNT 0 IN CMD の値に応じて、比較器 5 6 - 1 の出力信号 c o u n t e n d \_\_1、かつ比較器 5 6 - 2 の出力信号 c o u n t e n d \_\_2 が真のときに信号 c o u n t i n c \_\_0 に真を設定し、偽のときに信号 c o u n t i n c \_\_0 に偽を設定する。

[0423]

比較器 5 7 - 1 は、制御信号 CNT 1 IN CMD の値に応じて、比較器 5 6 - 2 の出力信号 countend\_2、および比較器 5 6 - 0 の出力信号 countend\_0 の値から信号 countinc\_1 を生成し、セレクタ 5 3 - 1 に出力する。

具体的には、比較器 5 7 - 1 は、制御信号 CNT 1 IN CMD の値に応じて、 比較器 5 6 - 2 の出力信号 countend\_2 が真のときに信号 countinc\_1 に真を設定し、偽のときに信号 countinc\_1 に偽を設定する。

または、比較器 5 7-1は、制御信号 CNT 0 IN CMD の値に応じて、比較器 5 6-0 の出力信号 countend\_0 が真のときに信号 countinc\_1 に真を設定し、偽のときに信号 countinc\_1 に偽を設定する。

または、比較器 5 7-1は、制御信号CNT1INCMDの値に応じて、比較器 5 6-2の出力信号 countend 2、かつ比較器 5 6-0の出力信号 c

ountend\_Oが真のときに信号countinc\_1に真を設定し、偽のときに信号countinc 1に偽を設定する。

[0424]

比較器 5 7 - 2 は、制御信号 CNT 2 IN CMD の値に応じて、比較器 5 6 - 0 の出力信号 countend\_0、および比較器 5 6 - 1 の出力信号 countend\_1 の値から信号 countinc\_2 を生成し、セレクタ 5 3 - 2 に出力する。

具体的には、比較器 5 7 - 2 は、制御信号 CNT 2 IN CMD の値に応じて、 比較器 5 6 - 0 の出力信号 countend\_0 が真のときに信号 countinc 2 に偽を設定する。

または、比較器 5 7 - 2 は、制御信号 CNT 2 IN CMD の値に応じて、比較器 5 6 - 1 の出力信号 countend\_1 が真のときに信号 countinc\_2 に真を設定し、偽のときに信号 countinc\_2 に偽を設定する。

または、比較器 5 7 - 2 は、制御信号 CNT 2 IN CMD の値に応じて、比較器 5 6 - 0 の出力信号 c o u n t e n d \_\_0、かつ比較器 5 6 - 1 の出力信号 c o u n t e n d \_\_1 が真のときに信号 c o u n t i n c \_\_2 に真を設定し、偽のときに信号 c o u n t i n c \_\_2 に偽を設定する。

[0425]

セレクタ付き演算器 5 8 は、制御信号COUNTSUMの値に応じて、カウンタ 5 4 - 0によるカウントデータ count dat\_0、カウンタ 5 4 - 1によるカウントデータ count dat\_1、カウンタ 5 4 - 2によるカウントデータ count dat\_2、カウンタ 5 4 - 3によるカウントデータ count dat\_x、および入力信号OFFSETに基づいて信号 sumadrを生成し、ビット反転器 5 9、およびマスク生成器 6 0 に出力する。

具体的には、演算器58は、制御信号COUNTSUMの値に応じて、以下のいずれかの演算を行う。

[0426]

【数24】

sumadr = OFFSET+countdat 0,

```
sumadr = OFFSET + count dat 1,
sumadr = OFFSET + count dat 2,
sumadr = OFFSET + countdat_0 + countdat_1
sumadr=OFFSET+countdat 0+countdat 2,
sumadr=OFFSET+countdat_1+countdat_2,
sumadr = OFFSET + countdat_0 + countdat_1
        +countdat 2,
sumadr = OFFSET + countdat = 0 + countdat = 1
        +countdat 2,
sumadr = OFFSET + countdat_0 + countdat_1
        *2^(countdat_x+1),
sumadr = OFFSET + countdat 0 + countdat 1
        *2^{(countdat x+1)-1}
sumadr = OFFSET + countdat 0 + countdat 1
        *2^{(countdat x+1)+1}
sumadr = OFFSET + countdat_0 + countdat_1
        *2^{(countdat x+1)}
       +2^(countdat_x),
sumadr = OFFSET + countdat_0
        *2 ^ (COUNTxFIN-countdat_x)
```

[0427]

ビット反転器59は、制御信号MSKMDの値に応じて、セレクタ付セレクタ 付演算器58の生成信号sumadrから信号brvadrを生成し、マスク生 成器60に出力する。

具体的には、ビット反転器59は、制御信号MSKMDの値に応じて、mを決 定し、信号brvadrにセレクタ付演算器58の生成信号sumadrのLS Bからm-1ビットまでのビット反転を設定する。

[0428]

マスク生成器60は、制御信号MSDMDの値に応じて、ビット反転器59の

生成信号 br vadr、セレクタ付演算器 58の生成信号 sumadr、および 入力信号MASKに基づいてアドレス信号GENADRを生成する。

具体的には、マスク生成器60は、制御信号MSKMDの値に応じて、ビット 反転器59の生成信号brvadrとセレクタ付演算器58の生成信号suma drの値を選択し、その結果と入力信号MASKの値を各ビット単位でAND( 論理積)、OR(論理和)、XOR(排他的論理和)のいずれかの操作を行い、 信号GENADRを生成する。

この生成されたアドレス信号GENADRが、たとえば図12の演算システムのデータメモリ46に供給される。

# [0429]

制御信号生成器 6 1 は、制御信号 CTRLMD の値に応じて、比較器 5 6 - 0 の出力信号 countend\_\_0、比較器 5 6 - 1 の出力信号 countend\_\_1、および比較器 5 6 - 2 の出力信号 countend\_\_2 に基づいて制御信号 CTRLを生成し、アドレスが生成されている期間はアドレス有効信号 VALIDを有効にする。

また、制御信号COUNTENの値に応じて、内部に持つカウンタ 54-0、 54-1、 54-2、 および 54-x ののカウントアップの許可/不許可の制御を行う。

#### [0430]

具体的には、制御信号生成器61は、制御信号CTRLMDの値に応じて、

- ・信号countend Oが真のとき、
- ・信号countend 1が真のとき、
- ・信号countend 2が真のとき、
- ・信号countend Oが真かつ信号countend\_1が真のとき、
- ・信号countend 0が真かつ信号countend 2が真のとき、
- ・信号countend\_1が真かつ信号countend\_2が真のときのいずれかの場合に制御信号CTRLを有効にし、それ以外のときはCTRLを無効にする。

[0431]

次に、上記構成によるアドレス生成の具体的な動作を、図14の3重ループの 場合を例に、図15に関連付けて説明する。

[0432]

まず、入力信号として与えられる各カウンタのステップ値、初期値、終了値が それぞれ以下のように設定される。

[0433]

ステップ値信号COUNTOSTPが「3」に設定されて演算器51-0に供給され、初期値信号COUNTOINIが「0」に設定されて演算器52-0、およびセレクタ53-0に供給され、終了値信号COUNTOFINが「3」に設定されて比較器55に供給される。

同様に、ステップ値信号COUNT1STPが「5」に設定されて演算器51-1に供給され、初期値信号COUNT1INIが「0」に設定されて演算器52-1、およびセレクタ53-1に供給され、終了値信号COUNT1FINが「10」に設定されて比較器55に供給される。

ステップ値信号COUNT2STPが「1」に設定されて演算器51-2に供給され、初期値信号COUNT2INIが「0」に設定されて演算器52-2、およびセレクタ53-2に供給され、終了値信号COUNT2FINが「1」に設定されて比較器55に供給される。

また、初期値信号 $COUNT \times INI$ が「O」に設定されてセレクタ  $53 - \times$  に供給され、終了値信号 $COUNT \times FIN$ が「O」に設定されて演算器  $51 - \times$  に供給される。

[0434]

また、制御信号CNTOINIMDは加算の実行を選択するように、演算器 5 1-0に供給される。

同様に、制御信号CNT1INIMDは加算の実行を選択するように、演算器 51-1に供給され、制御信号CNT2INIMDは加算の実行を選択するように、演算器 51-2に供給される。

[0435]

さらに、制御信号CNTORETMDがCOUNTOINIを選択するように

設定されて、演算器52-0に供給される。

同様に、制御信号CNT1RETMDがCOUNT1INIを選択するように 設定されて演算器52-1に供給され、制御信号CNT2RETMDがCOUN T2INIを選択するように設定されて演算器52-2に供給される。

[0436]

また、制御信号CNTOENDMDが、カウンタ54-0のカウントデータcountdat\_0と終了値信号COUNTOFINが一致したときの比較器55の出力信号ednsig0を入力したときに、信号countend\_0に真を設定するように、比較器56-0に供給される。

同様に、制御信号CNT1ENDMDが、カウンタ54-1のカウントデータ count dat\_1と終了値信号COUNT1FINが一致したときの比較器 55の出力信号ednsig1を入力したときに、信号countend\_1に 真を設定するように、比較器 56-1に供給される。

そして、制御信号CNT2ENDMDが、カウンタ54-2のカウントデータ count dat\_2と終了値信号COUNT2FINが一致したときの比較器 55の出力信号ednsig2を入力したときに、信号countend\_2に 真を設定するように、比較器 56-2に供給される。

[0437]

また、制御信号CNTOINCMDが、比較器57-2の出力信号countend\_2が真で、かつ比較器57-1の出力信号countend\_1が真であるときに、信号countinc\_0に真を設定するように、比較器57-0に供給される。

また、制御信号CNT1INCMDが、比較器57-2の出力信号countend\_2が真であるときに、信号countinc\_1に真を設定するように、比較器57-1に供給される。

また、制御信号CNT2INCMDが、常に信号countinc\_2に真を 設定するように、比較器57-2に供給される。

[0438]

さらに、制御信号COUNTSUMが、カウンタ54-0によるカウントデー

タcountdat\_0の値、カウンタ54-1によるカウントデータcountdat\_1の値、およびカウンタ54-2によるカウントデータcountdat\_2の値の合計を出力するモードに設定されるように、セレクタ付演算器58に供給される。

### [0439]

また、セレクタ付演算器58に供給される入力信号OFFSET、およびマスク生成器60に供給される入力信号MASKが「0」に設定される。

さらに、制御信号MSKMDが、ビットリバースなし、マスクをしないモード に設定するように、ビット反転器59、およびマスク生成器60に供給される。

# [0440]

このような状態において、アドレス生成装置50が、図示しない制御回路から アドレス生成起動信号を受けて、カウンタ54-0~54-xが所定のタイミン グでカウント動作を開始される。

この場合、カウンタ54-2では、図15(j)に示すように、比較器57-2の出力信号countinc\_2が常に真(図15ではハイレベル)、すなわち、常にカウントアップを示しているのでカウントアップはじめ、初期値0にステップ値信号COUNT2STPの値「1」が加えられ、カウントデータcountdat\_2は、図15(c)に示すように、0から1となる。

#### [0441]

カウンタ54-2のカウントデータcountdat\_2が「1」になり、比較器55に供給される。このカウントデータcountdat\_2の値「1」は、終了値信号COUNT2FINと等しくなるので、その旨を示す信号endsig2が比較器56-2に供給され、図15(g)に示すように、比較器56-2の出力信号countend\_2が真に設定されて比較器57-1,57-0、および制御信号生成器61に供給される。

#### [0442]

比較器 56-2 の出力信号  $countend_2$  が真で供給された比較器 57-1 では、図 15(i) に示すように、その出力信号  $countinc_1$  が真に設定される。

これにより、カウンタ54-1においてカウントアップが行われ、カウントデータcountdat 1は、図15(b)に示すように「5」になる。

このとき、カウンタ54-2は、制御信号CNT1RETMDに従って、セレクタ53-2を介して初期値0に戻される。

このとき、カウンタ54-0では、図15(h)に示すように、比較器57-0の出力信号countinc\_0が偽(図15ではローレベル)であることから、カウントアップ動作が開始されない。

## [0443]

カウンタ54-2のカウントデータ $countdat_2$ が、図15(c)に示すように、再び「1」になると、カウンタ54-1がカウントアップされることを繰り返される。

図15(b)に示すように、カウンタ54-1のカウントデータcountd at  $_1$ が「10」になった時点で、終了値信号COUNT1FINと等しくなるので、その旨を示す信号endsig1が比較器 56-1に供給され、図15(f)に示すように、比較器 56-1の出力信号 $countend_1$ が真に設定されて比較器 57-0, 57-2、および制御信号生成器 61に供給される。

### [0444]

比較器 56-1 の出力信号  $countend_1$  が真で供給された比較器 57-0 では、図 15(h) に示すように、その出力信号  $countinc_0$  が真に設定される。

これにより、カウンタ54-0においてカウントアップが行われ、カウントデータ $countdat_0$ は、図15(a)にしめすように「0」から「3」に 更新される。

## [0445]

生成されるアドレスは、制御信号COUNTSUMを受けたセレクタ付演算器 58では、カウンタ54-0のカウントデータcountdat\_0、カウンタ 54-1のカウントデータcountdat\_1、およびカウンタ54-2のカウントデータcountdat\_2の合計値を出力するモードになっているので、マスク生成器60から、図15(d)に示すように、アドレス信号GENAD

Rとしてカウンタの合計値が出力される。

[0446]

さらに、制御信号CTRLMDが、比較器 56-1の出力信号  $countend_1$ 、かつ比較器 56-2の出力信号  $countend_2$  が真のときに制御信号CTRLを出力するように、制御信号生成器 61に供給されると、図 15 ( 1) に示すように、両信号が真となるそのタイミングでCTRLが真になる。

[0447]

以上説明したように、本第11の実施形態によれば、従来のDSPなどではアドレス生成不可能だった複雑なループのネスト、FFTアクセスパターン、ビットリバース等を行おうとする場合に、アドレスを自動生成することができる。このためALUを用いてアドレス計算を行う必要がなくなり、処理に必要なサイクル数が減り効率が良くなる利点がある。

[0448]

なお、以上の説明では、図14に関連付けて、3重ループの場合を例を説明したが、本発明は、これに限定されるものではなく、カウンタ数の異なる種々の態様が可能であることはいうまでもない。

[0449]

以下に、カウンタ数が上述した例の拡張である一般的な実現例について説明する。

[0450]

このアドレス生成装置は、カウンタCounter i, Counter x、演算器 I N C D E C i, I N C D E C x、セレクタ付き演算器 S U M i, A D R S U M、セレクタ S E L i, S E L x、比較器 E N D, E N D i, E N D x, I N C i、ビット 反転器 B R V、およびマスク生成器 A D R M S K により構成される(ただし 0  $\leq$  i  $\leq$  n - 1)。

[0451]

また、このアドレス生成装置は、入力信号COUNTiSTP, COUNTi INI, COUNTiFIN, COUNTxFIN, OFFSET, MASKと 、制御信号CNTilNIMD, CNTiRETMD, CNTiENDMD, C NTiINCMD, CTRLMD, COUNTSUM, MSKMD, COUNTENが供給され、制御信号CTRL、および生成アドレスGENADRを出力する。

[0452]

ここで、 $i=0\sim n-1$ のすべてのiについて、カウンタCounter iはカウントデータcount dat  $_i$  を格納し、カウンタCounter xはカウントデータcount dat  $_i$  xを格納する。

[0453]

i=0~n-1のすべてのiについて、演算器INCDECiは制御信号CNTiINIMDの値に応じてステップ値信号COUNTiSTPとカウンタCounteriのカウントデータcountdat\_iを演算した結果を信号countcal\_iとして出力、演算器INCDECxは終了値信号COUNTxFINとカウンタCounterxのカウントデータcountdat\_xを演算した結果を信号countcal xを出力する。

[0454]

 $i=0\sim n-1$ のすべてのiについて、セレクタ付き演算器 SUMiは制御信号 CNTiRETMDの値に応じて初期値信号 COUNTiINI、演算器 IN CDE Ciの出力信号 count cal\_0, count cal\_1, ..., count cal\_n-1 を演算した結果を、セレクタ SELiを介してカウンタ Counter iに出力する。

[0455]

i=0~n-1のすべてのiについて、比較器ENDはカウンタCounter i のカウントデータcountdat\_0, countdat\_1, …, count cal\_n-1、カウンタCounter x のカウントデータcountdat\_x、初期値信号COUNTOINI, COUNT1INI, …, COUNTn-1INI, …, COUNTn-1INI, …, COUNTn-1INI, …, COUNTn-1INI, …, COUNTn-1FIN, …, COUNTn-1FIN, …, COUNTn-1FINの値を演算した結果を信号endsigiとして出力し、また、カウンタCounter i のカウントデータcountdat\_1, …, countcal\_n-1、カウンタCounter x のカウントデータcou

ntdat\_x、初期値信号COUNTOINI, COUNTIINI, …, COUNTn-1INI、終了値信号COUNTOFIN, COUNT1FIN, …, COUNTn-1FINの値を演算した結果を信号endsigxとして出力する。

[0456]

i=0~n-1のすべてのiについて、比較器ENDiは制御信号CNTiENDMDの値に応じて、比較器ENDの出力信号endsigiの値から信号countend\_iを生成し、比較器ENDxは比較器ENDの出力信号endsigxの値から信号countend\_xを生成する。

[0457]

i=0~n-1のすべてのiについて、比較器INCiは制御信号CNTiINCMDの値に応じて、j=0~n-1のすべてのj(ただしj!=i)について比較器ENDiの出力信号countend\_j値から信号countinc\_0を生成する。

[0458]

i=0~n-1のすべてのiについて、セレクタSELiは比較器INCiの出力信号countinc\_i、比較器ENDiの出力信号countend\_iの値に応じて、演算器INCDECiの出力信号countcla\_i、初期値信号COUNTiINI、演算器SUMiの出力信号countret\_iの値を選択して、カウンタCounteriのカウントデータcountdat\_iを設定し、セレクタSELxは比較器ENDxの出力信号countend\_xの値に応じて、演算器INCDECҳの出力信号countcal\_x、初期値信号COUNTxINIの値を選択して、カウンタCounterxのカウントデータcountdat\_xを設定する。

[0459]

セレクタ付演算器ADRSUMは、制御信号COUNTSUMの値に応じて、 カウンタCounter i のカウントデータcount dat\_\_0, count dat \_\_1, ..., count cal\_\_n-1、カウンタCounter x のカウントデータ c ount dat\_\_x、入力信号OFFSETから信号 s u m a d r を生成する。 [0460]

ビット反転器BRVは、制御信号MSKMDの値に応じてセレクタ付演算器ADRSUMの出力信号sumadrから信号brvadrを生成する。

[0461]

マスク生成器ADRMSKは、制御信号MSDMDの値に応じビット反転器 brvadrとセレクタ付演算器ADRSUMの出力信号 sumadrと入力信号 MASKからアドレス信号GENADRを生成する。

[0462]

制御信号生成器CTRLGENは、制御信号CTRLMDの値に応じてカウンタCounter i のカウントデータ count dat\_0, count dat\_1, ..., count cal n-1から制御信号CTRLを生成する。

制御信号生成器CTRLGENは、アドレスが生成されている期間はアドレス 有効信号VALIDを有効にする。

[0463]

そして、上述した構成を有するアドレス生成装置において、 $i=0\sim n-1$ のすべてのiについて、以下の処理が行われる。

[0464]

 $i=0\sim n-1$ のすべてのiについて、演算器INCDECiは、制御信号CNTiINIMDの値に応じて、次のいずれかの演算を行う。

[0465]

【数25】

 $countcal_i = COUNTiSTP + countdat_i$ ,

 $countcal_i = COUNTiSTP-+countdat_i$ 

[0466]

 $i = 0 \sim n - 1$  のすべての i について、セレクタ付演算器 S UM i は、制御信号 C N T i R E T M D の値に応じて、次のいずれかの演算を行う。

[0467]

【数26】

countret\_i = COUNTiINI,

countret\_i = countcal\_0, countret\_i = countcal\_1,

countret\_i = countcal\_n-1,
countret\_i = COUNTiINI+countcal\_0,
countret\_i = COUNTiINI+countcal\_1,

countret\_ $i = COUNTiINI + countcal_n-1$ [0468]

i=0~n-1のすべてのiについて、比較器ENDは、カウントデータcountdat\_0と初期値信号COUNTOINIが等しいときにendsigi = INIO、カウントデータcountdat\_1と初期値信号COUNTIINIが等しいときにendsigi = INI1、…、カウントデータcountdat\_n-1と初期値信号COUNTn-1INIが等しいときにendsigi = INIn-1を設定する。

同様に、比較器ENDは、カウントデータcountdat\_0と終了値信号COUNTOFINが等しいときにendsigi = FINO、カウントデータcountdat\_1と終了値信号COUNT1FINが等しいときにendsigi = FIN1、…、カウントデータcountdat\_n-1と終了値信号COUNTn-1FINが等しいときにendsigi = FINn-1を設定する。

また、比較器ENDは、カウントデータcountdat\_Oとcountdat\_1が等しいときにendsigi = eq01、カウントデータcountdat\_Oとcountdat\_Oとcountdat\_Oとcountdat\_Oとcountdat\_nー1が等しいときにendsigi = eq02、…カウントデータcountdat\_Oとcountdat\_nー1が等しいときにendsigi = eqn-1、……、countdat\_n-1とcountdat\_n-2が等しいときにendsigi = eqn-1n-2を設定する。

[0469]

i=0~n-1のすべてのiについて、比較器ENDiは、制御信号CNTi ENDMDの値と信号endsigiの値が一致していれば信号counten d\_iに真を設定し、一致していなければ信号countend\_iに偽を設定する。

[0470]

i=0~n-1のすべてのiについて、比較器INCiは、制御信号CNTiINCMDの値に応じて、j=0~n-1のすべてのj(ただしj!=i)について、信号countend\_jが真のときに信号countinc\_iに真を設定し、信号countend\_jが偽のときには信号countinc\_iに偽を設定する。

[0471]

セレクタ付演算器ADRSUMは、制御信号COUNTSUMの値に応じての いずれかの演算を行う。

[0472]

【数27】

sumadr = OFFSET + countdat 0,

sumadr = OFFSET + count dat 1,

sumadr = OFFSET + count dat n-1,

sumadr = OFFSET+countdat\_0+countdat\_1,

sumadr = OFFSET+countdat\_0+countdat\_2,

 $sumadr = OFFSET + countdat_0 + countdat_n - 1$ 

sumadr=OFFSET+countdat\_1+countdat\_2,

sumadr = OFFSET + count dat 1+countdat n-1, sumadr = OFFSET + count dat n-2+countdat\_n-1,  $sumadr = OFFSET + countdat_0 + countdat_1$ +countdat 2,  $sumadr = OFFSET + countdat_0 + countdat_1$  $*2^{(countdat x+1)}$ , sumadr = OFFSET + countdat 0 + countdat 1 $*2^(countdat_x+1)-1$ ,  $sumadr = OFFSET + countdat_0 + countdat_1$  $*2^(countdat_x+1)+1$  $sumadr = OFFSET + countdat_0 + countdat_1$  $*2^{\circ}$  (countdat x+1)  $+2^{(countdat x)}$ sumadr = OFFSET + countdat 0

[0473]

ビット反転器BRVは、制御信号MSKMDの値に応じてmを決定し、信号 brvadrにセレクタ付演算器ADRSUMの生成信号 sumadrのLSBからm-1ビットまでのビット反転を設定する。

 $*2^{(COUNTxFIN-countdat x)}$ 

[0474]

マスク生成器ADRMSKは、制御信号MSKMDの値に応じて、ビット反転器BRVの生成信号 brvadr、セレクタ付演算器ADRSUMの生成信号 sumadrを選択し、その結果と入力信号MASKの値を各ビット単位でAND (論理積)、OR (論理和)、XOR (排他的論理和)のいずれかの操作を行い、信号GENADRを生成する。

[0475]

制御信号生成器CTRLGENは、制御信号CTRLMDの値に応じて、カウントデータcountdat\_Oが真のとき、カウントデータcountdat\_Iが真のとき、…、カウントデータcountdat\_nー1が真のとき、カウントデータcountdat\_Oが真かつカウントデータcountdat\_Oが真かつカウントデータcountdat\_Oが真かつカウントデータcountdat\_Oが真かつカウントデータcountdat\_Oが真かつカウントデータcountdat\_nー1が真のとき、…、カウントデータcountdat\_nー1が真のときのいずれかの場合に制御信号CTRLを有効にし、それ以外のときは制御信号CTRLを無効にし、アドレスが生成されている期間はアドレス有効信号VALIDを有効にする。

また、制御信号COUNTENの値に応じて、内部に持つカウンタCounteri(ただし $0 \le i \le n-1$ )、Countex のカウントアップを許可/不許可にする。

[0476]

以上説明した一般的な例においても、上述した図14の装置の作用効果と同様 の作用効果を得ることができる。

[0477]

#### 第12実施形態

図16は、本発明の第12の実施形態を説明するための図であって、本発明に 係るインタリーブ装置のデータ読み出し系の一例を示す構成図である。

[0478]

本インタリーブ装置70は、特定のアクセスパターンに対して、デュアルポートメモリが必要なアクセスを、シングルポートメモリを用いて実現することが可能な装置であって、FFT演算のデータアクセス等に利用できる。

したがって、本インタリーブ装置70は、たとえば上述した第10の実施形態を示す図12の演算システムのデータメモリから演算装置へのデータ伝送系に適用可能である。

なお、以下の説明では、図示しないシングルポートメモリは、メモリバンクM BNKOとメモリバンクMBNK1を有し、インタリーブ装置70は、メモリバ ンクMBNKOとメモリバンクMBNK1に対するアクセスを行うものとする。

[0479]

本インタリーブ装置 7 0 は、図 1 6 に示すように、第 1 の遅延装置 (DFF 0 ) 7 1 - 0、第 2 の遅延装置 (DFF 1) 7 1 - 1、第 1 の選択装置 (sel 0

) 72-0、および第2の選択装置 (sell) 72-1を有している。

[0480]

そして、インタリーブ装置70は、メモリバンクMBNK0からの読み出しデータ入力MBNKR0、メモリバンクMBNK1からの読み出しデータ入力MBNKR1、および読み出しデータ出力MEMR0、MEMR1を有し、制御信号mbselr0、mbselr1が供給される。

[0481]

第1の遅延装置71-0は、たとえばD型フリップフロップにより構成され、 1サイクルの遅延を生じさせ、メモリバンクMBNKOからの読み出しデータ入 カMBNKROを1サイクルだけ遅延させ、信号mbnkrO\_dとして第1の 選択装置72-0、および第2の選択装置72-1に出力する。

[0482]

第2の遅延装置71-1は、たとえばD型フリップフロップにより構成され、 1サイクルの遅延を生じさせ、メモリバンクMBNK1からの読み出しデータ入 カMBNKR1を1サイクルだけ遅延させ、信号mbnkr1\_dとして第1の 選択装置72-0、および第2の選択装置72-1に出力する。

[0483]

第1の選択装置72-0は、メモリバンクMBNKのからの読み出しデータ入力MBNKRの、メモリバンクMBNK1からの読み出しデータ入力MBNKR1、第1の遅延装置71-0の出力信号mbnkr0\_d、および第2の遅延装置71-1の出力信号mbnkr1\_dを入力とし、制御信号mbselr0の値に応じて、メモリバンクMBNK0からの読み出しデータ入力MBNKR0、メモリバンクMBNK1からの読み出しデータ入力MBNKR1、第1の遅延装置71-0の出力信号mbnkr0\_d、および第2の遅延装置71-1の出力信号mbnkr1\_dのうちのいずれかの値を、読み出しデータ出力MEMR0

として選択する。

[0484]

第2の選択装置72-1は、メモリバンクMBNKOからの読み出しデータ入力MBNKRO、メモリバンクMBNK1からの読み出しデータ入力MBNKR 1、第1の遅延装置71-0の出力信号mbnkr0\_d、および第2の遅延装置71-1の出力信号mbnkr1\_dを入力とし、制御信号mbselr1の値に応じて、メモリバンクMBNKOからの読み出しデータ入力MBNKRO、メモリバンクMBNK1からの読み出しデータ入力MBNKR1、第1の遅延装置71-0の出力信号mbnkr0\_d、および第2の遅延装置71-1の出力信号mbnkr1\_dのうちのいずれかの値を、読み出しデータ出力MEMR1として選択する。

[0485]

次に、上記構成による動作を、図17に関連付けて説明する。

[0486]

図17は、図16の読み出し系インタリーブ装置の動作を説明するためのタイミングチャートである。

このタイミングチャートは、はじめの2サイクル(cycleO, cycle 1)は通常のメモリアクセス、すなわち読み出しデータ出力MEMROにメモリバンクMBNKOからの読み出しデータ入力MBNKROを送り、読み出しデータ出力MEMR1にメモリバンクMBNK1から読み出したデータMBNKR1を送るアクセスを表し、残りのサイクル(cycle2~)は読み出しデータ出力MEMRO, MEMR1で1サイクル中にメモリバンクMBNKOからの読み出しデータ入力MBNKROを同時に利用、あるいは1サイクル中にメモリバンクMBNK1からの読み出しデータ入力MBNKROで同時に利用、あるいは1サイクル中にメモリバンクMBNK1からの読み出しデータ入力MBNKR1のデータを同時に利用する場合を表している。

[0487]

図17(a)に示すように、サイクル(cycle)0でメモリバンクMBN K0から読み出したデータ入力MBNKR0はeven0のデータになる。

cyclelで読み出しデータ入力MBNKROはevenlになり、メモリ

バンクMBNK1からの読み出しデータ入力MBNKR1は、図17 (b) に示すように、odd0になる。

そして、読み出しデータ入力MBNKROは、そのまま直接に第1の選択装置72-0、および第2の選択装置72-1に入力され、かつ、第1の遅延装置71-0で1サイクルだけ遅延され、信号mbnkrO\_dとして第1の選択装置72-0、および第2の選択装置72-1に入力される。

同様に、読み出しデータ入力MBNKR1は、そのまま直接に第1の選択装置72-0、および第2の選択装置72-1に入力され、かつ、第2の遅延装置71-1で1サイクルだけ遅延され、信号mbnkr1\_dとして第1の選択装置72-0、および第2の選択装置72-1に入力される。

### [0488]

そして、図17(c),(d)に示すように、cycle1では、読み出しデータ出力MEMR0とMEMR1としてデータeven0、odd0を出力するため、制御信号mbselr0が、図17(e)に示すように、データ入力MBNKR0の1サイクル遅延を生じさせた信号mbnkr0\_dを選択するように、第1の選択装置72-0に供給される。これにより、第1の選択装置72-0の読み出しデータ出力MEMR0は、データeven0となる。

同様に、制御信号mbselrlが、図17(f)に示すように、データ入力MBNKR1を選択するように、第2の選択装置72-1に供給される。これにより、第2の選択装置72-1の読み出しデータ出力MEMR1は、データoddOとなる。

### [0489]

cycle2では、読み出しデータ入力MBNKR0は、図17(a)に示すように、データeven2となり、読み出しデータ入力MBNKR1は、図17(b)に示すように、データodd1になる。

そして、図17(c), (d)に示すように、cycle2では、読み出しデータ出力MEMR0とMEMR1としてデータeven1、odd1を出力するため、制御信号mbselr0が、図17(e)に示すように、データ入力MBNKR0の1サイクル遅延を生じさせた信号mbnkr0 dを選択するように

、第1の選択装置72-0に供給される。これにより、第1の選択装置72-0の読み出しデータ出力MEMROは、データeven1となる。

同様に、制御信号mbselrlが、図17(f)に示すように、データ入力MBNKR1を選択するように、第2の選択装置72-1に供給される。これにより、第2の選択装置72-1の読み出しデータ出力MEMR1は、データodd1となる。

## [0490]

cycle3では、読み出しデータ入力MBNKR0は、図17(a)に示すように、データeven3となり、読み出しデータ入力MBNKR1は、図17(b)に示すように、データodd2になる。

そして、図17(c),(d)に示すように、cycle3では、読み出しデータ出力MEMROとMEMR1としてデータeven2、odd3を出力するため、制御信号mbselrOが、図17(e)に示すように、データ入力MBNKROの1サイクル遅延を生じさせた信号mbnkrO\_dを選択するように、第1の選択装置72-0に供給される。これにより、第1の選択装置72-0の読み出しデータ出力MEMROは、データeven2となる。

同様に、制御信号mbselrlが、図17(f)に示すように、データ入力MBNKR0を選択するように、第2の選択装置72-1に供給される。これにより、第2の選択装置72-1の読み出しデータ出力MEMR1は、データeven3となる。

### [0491]

cycle4では、読み出しデータ入力MBNKR0は、図17(a)に示すように、データeven4となり、読み出しデータ入力MBNKR1は、図17(b)に示すように、データodd3になる。

そして、図17(c),(d)に示すように、cycle4では、読み出しデータ出力MEMROとMEMR1としてデータodd2、odd3を出力するため、制御信号mbselrOが、図17(e)に示すように、データ入力MBNKR1の1サイクル遅延を生じさせた信号mbnkr1\_dを選択するように、第1の選択装置72-0に供給される。これにより、第1の選択装置72-0の

読み出しデータ出力MEMROは、データodd2となる。

同様に、制御信号mbselrlが、図17(f)に示すように、データ入力 MBNKR1を選択するように、第2の選択装置72-1に供給される。これにより、第2の選択装置72-1の読み出しデータ出力MEMR1は、データodd 3となる。

[0492]

以上説明したように、本第12の実施形態によれば、メモリバンクMBNKO からの読み出しデータ入力MBNKROを1サイクルだけ遅延させ、信号mbn kr0 dとして第1の選択装置72-0、および第2の選択装置72-1に出 力する第1の遅延装置71-0と、1サイクルの遅延を生じさせ、メモリバンク MBNK1からの読み出しデータ入力MBNKR1を1サイクルだけ遅延させ、 信号mbnkr1 dとして第1の選択装置72-0、および第2の選択装置7 2-1に出力する第2の遅延装置71-1と、制御信号mbselr0の値に応 じて、メモリバンクMBNKOからの読み出しデータ入力MBNKRO、メモリ バンクMBNK1からの読み出しデータ入力MBNKR1、第1の遅延装置71 - O の出力信号mbnkr0 d、および第2の遅延装置71-1の出力信号m bnkrl dのうちのいずれかの値を、読み出しデータ出力MEMR0として 選択する第1の選択装置72-0と、制御信号mbselr1の値に応じて、メ モリバンクMBNK0からの読み出しデータ入力MBNKR0、メモリバンクM BNK1からの読み出しデータ入力MBNKR1、第1の遅延装置71-0の出 力信号mbnkr0 d、および第2の遅延装置71-1の出力信号mbnkr 1 dのうちのいずれかの値を、読み出しデータ出力MEMR1として選択する 第2の選択装置72-1とを設けたので、デュアルポートメモリ(2R2Wメモ リ)が必要な状況でも、特定のアクセスパターンの場合にはシングルポートメモ リ(1R1Wメモリ)を用いて同等の機能を実現することができる。

これにより、メモリ面積の削減、プロセスポータビリティの向上が可能になり 、しかも連続したメモリアクセスを実現できる利点がある。

[0493]

### 第13実施形態

図18は、本発明の第13の実施形態を説明するための図であって、本発明に 係るインタリーブ装置のデータ書き込み系の一例を示す構成図である。

[0494]

本インタリーブ装置80は、特定のアクセスパターンに対して、デュアルポートメモリが必要なアクセスを、シングルポートメモリを用いて実現することが可能な装置であって、FFT演算のデータアクセス等に利用できる。

したがって、本インタリーブ装置80は、たとえば上述した第10の実施形態を示す図12の演算システムの演算装置の演算結果のデータメモリへの書き込みデータのデータ伝送系に適用可能である。

なお、以下の説明でも、図示しないシングルポートメモリは、メモリバンクM BNKOとメモリバンクMBNK1を有し、インタリーブ装置80は、メモリバ ンクMBNKOとメモリバンクMBNK1に対するアクセスを行うものとする。

[0495]

本インタリーブ装置 8 0 は、図 1 8 に示すように、第 1 の遅延装置 (DFF 0 ) 8 1 - 0、第 2 の遅延装置 (DFF 1) 8 1 - 1、第 1 の選択装置 (sel 0 ) 8 2 - 0、および第 2 の選択装置 (sel 1) 8 2 - 1 を有している。

[0496]

そして、インタリーブ装置80は、系列0からの書き込みデータ入力MEMW 0、系列1からの書き込みデータ入力MEMW1、メモリバンクMBNK0への 書き込みデータ出力MBNKW0、およびメモリバンクMBNK1への書き込み データ出力MBNKW1を有し、制御信号mbselw0,mbselw1が供 給される。

[0497]

第1の遅延装置81-0は、たとえばD型フリップフロップにより構成され、 1サイクルの遅延を生じさせ、系列0からの書き込みデータ入力MEMW0を1 サイクルだけ遅延させ、信号memw0\_dとして第1の選択装置82-0、および第2の選択装置82-1に出力する。

[0498]

第2の遅延装置81-1は、たとえばD型フリップフロップにより構成され、

1 サイクルの遅延を生じさせ、系列 1 からの書き込みデータ入力MEMW 1 を 1 サイクルだけ遅延させ、信号 $memw1_d$ として第 1 の選択装置 8 2 - 0、および第 2 の選択装置 8 2 - 1 に出力する。

[0499]

第1の選択装置82-0は、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、第1の遅延装置81-0の出力信号memw0\_d、および第2の遅延装置81-1の出力信号memw1\_dを入力とし、制御信号mbselw0の値に応じて、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、第1の遅延装置81-0の出力信号memw0\_d、および第2の遅延装置81-1の出力信号memw1\_dのうちのいずれかの値を、書き込みデータ出力MBNKW0として選択する。

[0500]

第2の選択装置82-1は、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、第1の遅延装置81-0の出力信号memw0\_d、および第2の遅延装置81-1の出力信号memw1\_dを入力とし、制御信号mbselw1の値に応じて、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、第1の遅延装置81-0の出力信号memw0\_d、および第2の遅延装置81-1の出力信号memw1\_dのうちのいずれかの値を、書き込みデータ出力MBNKW1として選択する。

[0501]

次に、上記構成による動作を、図19に関連付けて説明する。

[0502]

図19は、図18の書き込み系インタリーブ装置の動作を説明するためのタイミングチャートである。

このタイミングチャートは、はじめの2サイクル(cycleO, cycle 1)は通常のメモリアクセス、すなわちメモリバンクMBNKOへの書き込みデータ出力MBNKWOに系列Oからの書き込みデータ入力MEMWOを送り、メモリバンクMBNK1への書き込みデータ出力MBNKW1に系列1からの書き込みデータ入力MEMW1を送るアクセスを表し、残りのサイクル(cycle

2~)は書き込みデータ入力MEMWO, MEMW1が同時に書き込みデータ出力MBNKWO、あるいは書き込みデータ出力MBNKW1としてメモリバンクMBNKO、MBNK1に書き込みをする必要があることを表している。

## [0503]

サイクル(cycle) 0で、系列 0 からの書き込みデータ入力MEMW 0 は、図 1 9 (a) に示すように、even0のデータになる。また、系列 1 からの書き込みデータ入力MEMW 1 は、図 1 9 (b) にに示すように、odd0のデータになる。

そして、書き込みデータ入力MEMWOは、そのまま直接に第1の選択装置82-0、および第2の選択装置82-1に入力され、かつ、第8の遅延装置81-0で1サイクルだけ遅延され、信号 $memwO_d$ として第1の選択装置82-0、および第2の選択装置82-1に入力される。

同様に、書き込みデータ入力MEMW1は、そのまま直接に第1の選択装置82-0、および第2の選択装置82-1に入力され、かつ、第2の遅延装置81-1で1サイクルだけ遅延され、信号 $memw1_d$ として第1の選択装置82-0、および第2の選択装置82-1に入力される。

#### [0504]

そして、図19(c),(d)に示すように、cycle0では、書き込みデータ出力MBNKW0としてデータeven0を出力するため、制御信号mbselw0が、図17(e)に示すように、データ入力MEMW0を選択するように、第1の選択装置82-0に供給される。これにより、第1の選択装置82-0の書き込みデータ出力MBNKW0は、データeven0となる。

### [0505]

cycle1で、系列0からの書き込みデータ入力MEMW0は、図19(a)に示すように、even1のデータになる。また、系列1からの書き込みデータ入力MEMW1は、図19(b)に示すように、odd1のデータになる。

そして、図19(c), (d)に示すように、cycle1では、書き込みデータ出力MBNKW0としてデータeven1を出力するため、制御信号mbse1w0が、図19(e)に示すように、データ入力MEMW0を選択するよう

に、第1の選択装置82-0に供給される。これにより、第1の選択装置82-0の書き込みデータ出力MBNKW0は、データeven1となる。

同様に、制御信号mbselw1が、図19(f)に示すように、データ入力 MEMW1の1サイクル遅延を生じさせた信号memw1\_dを選択するように、第2の選択装置82-1に供給される。これにより、第2の選択装置82-1の書き込みデータ出力MBNKW1は、データのdd0となる。

[0506]

cycle2で、系列 0 からの書き込みデータ入力MEMW0は、図 19 (a)に示すように、even2のデータになる。また、系列 1 からの書き込みデータ入力MEMW1は、図 19 (b)に示すように、even3のデータになる。

そして、図19(c),(d)に示すように、cycle2では、書き込みデータ出力MBNKWOとしてデータeven2を出力するため、制御信号mbselwOが、図19(e)に示すように、データ入力MEMWOを選択するように、第1の選択装置82-0に供給される。これにより、第1の選択装置82-0の書き込みデータ出力MBNKWOは、データeven2となる。

同様に、制御信号mbselwlが、図19(f)に示すように、データ入力 MEMWlの1サイクル遅延を生じさせた信号memwl\_dを選択するように、第2の選択装置82-1に供給される。これにより、第2の選択装置82-1の書き込みデータ出力MBNKWlは、データoddlとなる。

[0,507]

cycle3で、系列0からの書き込みデータ入力MEMW0は、図19(a)に示すように、odd2のデータになる。また、系列1からの書き込みデータ入力MEMW1は、図19(b)に示すように、odd3のデータになる。

そして、図19(c),(d)に示すように、cycle3では、書き込みデータ出力MBNKWOとしてデータeven3を出力するため、制御信号mbselwOが、図19(e)に示すように、データ入力MEMW1の1サイクル遅延を生じさせた信号memw1\_dを選択するように、第1の選択装置82-0に供給される。これにより、第1の選択装置82-0の書き込みデータ出力MBNKWOは、データeven3となる。

同様に、制御信号mbselwlが、図19(f)に示すように、データ入力MEMW0を選択するように、第2の選択装置82-1に供給される。これにより、第2の選択装置82-1の書き込みデータ出力MBNKWlは、データodd2となる。

[0508]

以下、cycle2とcycle3の内容を繰り返す。

[0509]

以上説明したように、本第13の実施形態によれば、系列0からの書き込みデ の選択装置82-0、および第2の選択装置82-1に出力する第1の遅延装置 81-0と、系列1からの書き込みデータ入力MEMW1を1サイクルだけ遅延 させ、信号memw1 dとして第1の選択装置82-0、および第2の選択装 置82-1に出力する第2の遅延装置81-1と、制御信号mbselw0の値 に応じて、系列 0 からの書き込み入力MEMW 0 、系列 1 からの書き込みデータ 入力MEMW1、第1の遅延装置81-0の出力信号memw0 d、および第 2の遅延装置 81-1 の出力信号 $memw1_d$  のうちのいずれかの値を、書き 込みデータ出力MBNKWOとして選択する第1の選択装置82-0と、制御信 号mbselw1の値に応じて、系列0からの書き込み入力MEMW0、系列1 からの書き込みデータ入力MEMW1、第1の遅延装置81-0の出力信号me mw0\_d、および第2の遅延装置81-1の出力信号memwl dのうちの いずれかの値を、書き込みデータ出力MBNKW1として選択する第2の選択装 置82-1とを設けたので、上述した第12の実施形態と同様に、デュアルポー トメモリ(2R2Wメモリ)が必要な状況でも、特定のアクセスパターンの場合 にはシングルポートメモリ(1R1Wメモリ)を用いて同等の機能を実現するこ とができる。

これにより、メモリ面積の削減、プロセスポータビリティの向上が可能になり 、しかも連続したメモリアクセスを実現できる利点がある。

[0510]

## 第14実施形態

図20は、本発明の第14の実施形態を説明するための図であって、本発明に 係るインタリーブ装置のデータ読み出し系の一般化した例を示す構成図である。

[0511]

本第14の実施形態は、上述した遅延装置および選択装置を2個ずつ持つ第12の実施形態を一般化して、n個の読み出しデータ入力MBNKR0~MBNKRn~1に対してそれぞれ、n個ずつの遅延装置71A-00~71A-0n-1、…、71A-(n-1) n-1をもち、各遅延装置71A-00~71A-0n-1、…、71A-(n-1) 0~71A-(n-1) n-1の遅延信号mbnkr0\_1d~mbnkr0\_nd、mbnkr1\_1d~mbnkr1\_ndをn個の選択装置72A-0~72A-n-1に対して並列に入力させた構成となっている。

[0512]

すなわち、本インタリーブ装置70Aは、 $n \times n$ 個の第1の遅延装置 $71A-00 \sim 71A-00 \sim 71A-0$ 

[0513]

そして、インタリーブ装置70Aは、メモリバンクMBNK0からの読み出しデータ入力MBNKR0、メモリバンクMBNK1からの読み出しデータ入力MBNKR1、…、メモリバンクMBNKn-1からの読み出しデータ入力MBNKR1、…、メモリバンクMBNKn-1からの読み出しデータ入力MBNKR1、および読み出しデータ出力MEMR10~MEMR11を有し、制御信号mbselr11、mbselr11、…、mbsel11の共給される。

[0514]

第1の遅延装置 71 A - 0 0 は、たとえば D型フリップフロップにより構成され、任意の k (0  $\le$  k  $\le$  n - 1) について、mサイクル (1  $\le$  m  $\le$  n) の遅延を生じさせる遅延装置であって、メモリバンクMBNK 0 からの読み出しデータ入力MBNKR 0 をmサイクルだけ遅延させ、信号mbnkr 0 \_\_ 1 dとして第1~第nの選択装置 7 2 A - 0 ~ 7 2 A - n - 1 に出力する。

[0515]

第1の遅延装置 71 A - O 1 は、たとえば D型フリップフロップにより構成され、任意のk(O  $\leq$  k  $\leq$  n - 1)について、mサイクル(1  $\leq$  m  $\leq$  n)の遅延を生じさせる遅延装置であって、メモリバンクMBNKOからの読み出しデータ入力MBNKROをmサイクルだけ遅延させ、信号mbnkrO\_2dとして第1~第nの選択装置 72 A - O  $\sim$  72 A - n - 1 に出力する。

### [0516]

## [0517]

第 n の遅延装置 7 1 A - (n-1) 0は、たとえば D型フリップフロップにより構成され、任意の $k (0 \le k \le n-1)$  について、mサイクル  $(1 \le m \le n)$  の遅延を生じさせる遅延装置であって、メモリバンクMBNK n-1 からの読み出しデータ入力MBNK n-1 をmサイクルだけ遅延させ、信号mb nk r n-1 1 d として第 1 ~第 n の選択装置 7 2 A - 0 ~ 7 2 A - n-1 に出力する

#### [0518]

第nの遅延装置71A-(n-1)1は、たとえばD型フリップフロップにより構成され、任意の $k(0 \le k \le n-1)$ について、mサイクル( $1 \le m \le n$ )の遅延を生じさせる遅延装置であって、メモリバンクMBNKn-1からの読み出しデータ入力MBNKRn-1をmサイクルだけ遅延させ、信号mbnkrn-12 dとして第1~第nの選択装置72A-0~72A-n-1に出力する

#### [0519]

同様にして、第nの遅延装置71A-(n-1)n-1は、たとえばD型フリップフロップにより構成され、任意のk( $0 \le k \le n-1$ )について、mサイクル( $1 \le m \le n$ )の遅延を生じさせる遅延装置であって、メモリバンクMBNK

n-1からの読み出しデータ入力MBNKRn-1をmサイクルだけ遅延させ、信号mbnkrn-1\_ndとして第1~第nの選択装置72A-0~72A-n-1に出力する。

### [0520]

第1の選択装置 7 2 A - 0 は、メモリバンクMBNK 0 からの読み出しデータ入力MBNKR 0、メモリバンクMBNK 1 からの読み出しデータ入力MBNK R1、…、メモリバンクMBNK n - 1 からの読み出しデータ入力MBNKR n - 1、第1の遅延装置 7 1 A - 0 0 ~ 7 1 A - 0 n - 1 の出力信号mbnkr 0 \_ 1 d ~ mbnkr 0 \_ nd、…,第nの遅延装置 7 1 A - (n-1) 0 ~ 7 1 A - (n-1) n - 1 の出力信号mbnkr 1 \_ 1 d ~ mbnkr 1 \_ n d を入力とし、制御信号mbselroの値に応じて、メモリバンクMBNK 0 からの読み出しデータ入力MBNKR 0、メモリバンクMBNK 1 からの読み出しデータ入力MBNKR 1、…、メモリバンクMBNK n - 1 からの読み出しデータ入力MBNKR n - 1、第1の遅延装置 7 1 A - 0 0 ~ 7 1 A - 0 n - 1 の出力信号mbnkr 0 \_ 1 d ~ mbnkr 0 \_ n d、…、第nの遅延装置 7 1 A - (n - 1) 0 ~ 7 1 A - (n - 1) n - 1 の出力信号mbnkr 1 \_ 1 d ~ mbnkr 1 \_ n d のうちのいずれかの値を、読み出しデータ出力MEMR 0 として選択する。

#### [0521]

同様にして、第1の選択装置72A-n-1は、メモリバンクMBNK0からの読み出しデータ入力MBNKR0、メモリバンクMBNK1からの読み出しデータ入力MBNKR1、…、メモリバンクMBNKn-1からの読み出しデータ入力MBNKRn-1、第1の遅延装置71A-00~71A-0n-1の出力信号mbnkr0\_1d~mbnkr0\_nd、…、第nの遅延装置71A-(n-1)0~71A-(n-1)n-1の出力信号mbnkr1\_1d~mbnkr1\_ndを入力とし、制御信号mbselrn-1の値に応じて、メモリバンクMBNK0からの読み出しデータ入力MBNKR0、メモリバンクMBNK1からの読み出しデータ入力MBNKR1、…、メモリバンクMBNKn-1からの読み出しデータ入力MBNKRn-1、第1の遅延装置71A-00~71

A-0n-1の出力信号mbnkr $0_1$ 1 d~mbnkr $0_n$ nd、…,第nの遅延装置71A-(n-1)0~71A-(n-1)n-1の出力信号mbnkr $1_1$ 1 d~mbnkr $1_n$ 1 dのうちのいずれかの値を、読み出しデータ出力MEMRn-1として選択する。

[0522]

以上の構成を有するインタリーブ装置70Aにおいては、上述したように、n個の読み出しデータ入力MBNKR0~MBNKRn-1に対してそれぞれ、n個ずつの遅延装置71A-00~71A-0n-1、…、71A-(n-1)0~71A-(n-1)n-1をもち、各遅延装置71A-00~71A-0n-1、…、71A-(n-1)0~71A-(n-1)n-1の遅延信号mbnkr0\_1d~mbnkr0\_nd、mbnkr1\_1d~mbnkr1\_ndをn個の選択装置72A-0~72A-n-1に対して並列に入力させた構成となっている以外は、第12の実施形態と同様であり、各部の機能も同様であることから、動作については、そのタイミングチャートを図21に示し、ここでは詳細な説明は省略する。

[0523]

したがって、本第14の実施形態によれば、上述した第12の実施形態と同様に、デュアルポートメモリ(2R2Wメモリ)が必要な状況でも、特定のアクセスパターンの場合にはシングルポートメモリ(1R1Wメモリ)を用いて同等の機能を実現することができる。

これにより、メモリ面積の削減、プロセスポータビリティの向上が可能になり、 しかも連続したメモリアクセスを実現できる利点がある。

[0524]

#### 第15実施形態

図22は、本発明の第15の実施形態を説明するための図であって、本発明に 係るインタリーブ装置のデータ書き込み系の一般化した例を示す構成図である。

[0525]

本第15の実施形態は、上述した遅延装置および選択装置を2個ずつ持つ第1 2の実施形態の一般化して、n-1個の読み出しデータ入力MBNKR1~MB NKRn-1に対してそれぞれ第2の遅延装置81A-1、…、第nの遅延装置81A-n-1をもち、各遅延装置81A-1~81A-n-1の遅延信号memw1\_1d~memwn-1\_n-1dをn個の選択装置82A-0~82A-n-1に対して並列に入力させた構成となっている。

[0526]

すなわち、本インタリーブ装置 80 A は、n-1 個の第 2 ~第 n の遅延装置 8 1 A -1 ~ 8 1 A -n-1、および n 個の第 1 ~ 第 n の選択装置 8 2 A -n-1 を有している。

[0527]

そして、インタリーブ装置80Aは、系列0からの書き込みデータ入力MEMW0、系列1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMWn-1、メモリバンクMBNK0への書き込みデータ出力MBNKW0、メモリバンクMBNK1への書き込みデータ出力MBNKW1、…、メモリバンクMBNKn-1への書き込みデータ出力MBNKWn-1を有し、制御信号mbselw0,mbselw1、…、mbselwn-1が供給される。

[0528]

第2の遅延装置81A-1は、たとえばD型フリップフロップにより構成され、任意のk( $0 \le k \le n-1$ )について、 $m \forall d \in n$  ( $1 \le m \le n$ )の遅延を生じさせる遅延装置であって、系列1からの書き込みデータ入力MEMW1を1サイクルだけ遅延させ、信号 $m \in m \in n$  dとして第1の選択装置82A-0~第nの選択装置82A-n-1に出力する。

[0529]

同様にして、第nの遅延装置 81 A-n-1 は、たとえば D型フリップフロップにより構成され、任意のk ( $0 \le k \le n-1$ ) について、mサイクル ( $1 \le m \le n$ ) の遅延を生じさせる遅延装置であって、 $\Re M n-1$  からの書き込みデータ 入力MEMWn-1を1サイクルだけ遅延させ、信号 $memwn-1\_n-1$  d として第1の選択装置 82 A-0~第nの選択装置 82 A-n-1 に出力する。

[0530]

第1の選択装置82A-0は、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMWn-1、第2の遅延装置81A-1の出力信号memw1\_1d、…、第nの遅延装置81A-n-1の出力信号memwn-1\_n-1dを入力とし、制御信号mbselw0の値に応じて、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMWn-1、第2の遅延装置81A-1の出力信号memw1\_1d、…、第nの遅延装置81A-n-1の出力信号memwn-1\_n-1dのうちのいずれかの値を、書き込みデータ出力MBNKW0として選択する。

## [0531]

第2の選択装置82A-1は、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMWn-1、第2の遅延装置81A-1の出力信号memw1\_1d、…、第nの遅延装置81A-n-1の出力信号memwn-1\_n-1dを入力とし、制御信号mbselw1の値に応じて、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMWn-1、第2の遅延装置81A-1の出力信号memw1\_1d、…、第nの遅延装置81A-n-1の出力信号memwn-1\_n-1dのうちのいずれかの値を、書き込みデータ出力MBNKW1として選択する。

## [0532]

同様にして、第nの選択装置82A-n-1は、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMWn-1、第2の遅延装置81A-1の出力信号memw1\_1d、…、第nの遅延装置81A-n-1の出力信号memwn-1\_n-1dを入力とし、制御信号mbselwn-1の値に応じて、系列0からの書き込み入力MEMW0、系列1からの書き込みデータ入力MEMW1、…、系列n-1からの書き込みデータ入力MEMWn-1、第2の遅延装置81A-1の出力信号memw1\_1d、…、第nの遅延装置81A-n-1の出力信号memwn-1\_n-1dのうちのいずれかの値を、書き込みデータ出力MBNK

Wn-1として選択する。

[0533]

以上の構成を有するインタリーブ装置80Aにおいては、上述したように、第13の実施形態を一般化して、n-1個の読み出しデータ入力MBNKR1~MBNKRn-1に対してそれぞれ第2の遅延装置81A-1、…、第nの遅延装置81A-1、一、第nの遅延装置81A-n-1をもち、各遅延装置81A-1~81A-n-1の遅延信号memw1\_1d~memwn-1\_n-1dをn個の選択装置82A-0~82A-n-1に対して並列に入力させた構成となっている以外は、第13の実施形態と同様であり、各部の機能も同様であることから、動作については、そのタイミングチャートを図23に示し、ここでは詳細な説明は省略する。

[0534]

したがって、本第15の実施形態によれば、上述した第13の実施形態と同様に、デュアルポートメモリ(2R2Wメモリ)が必要な状況でも、特定のアクセスパターンの場合にはシングルポートメモリ(1R1Wメモリ)を用いて同等の機能を実現することができる。

これにより、メモリ面積の削減、プロセスポータビリティの向上が可能になり、 しかも連続したメモリアクセスを実現できる利点がある。

[0535]

## 第16実施形態

図24は、本発明の第16の実施形態に係る演算システムを示す構成図である

[0536]

本演算システム90では、たとえば上述した第1の実施形態~第9の実施形態 に係る演算器の配列や、演算実行時の係数パラメータ等を、構成情報に基づいて 再構成可能な演算装置が用いられる。

そして、本演算システム90は、演算実行部、演算実行部の再構成のための構成情報を格納する構成情報記憶部を含み、この構成情報記憶部は、CPUを用い演算実行部の構成情報の書き換えにおいて、複数の構成情報を記憶するためにリング状に構成された記憶部を持ち、演算実行時に使用する構成情報記憶部と、書

き換えを行うための構成情報記憶部とを分離し、構成情報の書き換えに伴うオーバーヘッドを低減し、または、高速に複数の構成を切り換えることができるように構成される。

[0537]

具体的には、本演算システム90は、図24に示すように、制御回路としての CPU91、構成情報記憶部92、および演算実行部93を主構成要素として有 している。

[0538]

CPU91は、たとえばバスを介して、構成情報記憶部92に対してアクセス することが可能になっている。

そして、CPU91は、演算実行部93の再構成のための構成情報CDを、書き込み信号CWRを用いて構成情報記憶部92に書き込む。

また、CPU91は、シフト信号CEXを用いて演算実行部93の再構成のための構成情報を既に記憶されている他の情報に変更させる。

[0539]

構成情報記憶部92は、CPU91からバスを介して構成情報が書き込まれ、 、書き込まれた構成情報を演算実行部93に出力する。

構成情報記憶部92は、図24に示すように、たとえば「構成情報1」、「構成情報2」、…という各構成情報の記憶部が、それぞれ複数の構成情報を保持できるようにしている。

その中の1つは演算実行時の構成情報を記憶するため、別の1つは外部からの 構成情報の書き込みを行うための記憶領域となる。

さらに、これらの構成情報の内容は一斉に瞬時に入れ替えが可能になっている

これにより、演算実行部93が演算を行っている間に、別のページの内容を同時に書き換えることができ、従来、図25(a)に示すように、構成情報の書き換えに必要な時間的オーバーヘッドが大きかったという問題が、図25(b)に示すように、構成情報の書き換えに必要な時間的オーバーヘッドを、演算の実行時間の裏側に隠蔽することができる。

[0540]

図26は、4つの構成情報を保持することができる構成情報記憶部の構成例を示す図である。

## [0541]

この構成情報記憶部92は、図26に示すように、レジスタ921~924、 選択装置925、およびORゲート926を有している。

また、図26において、TCDは構成情報CDの入力端子、TCWR は書き込み信号CWRの入力端子、TCEX はシフト信号CEXの入力端子、TCCLKはクロック入力端子、TOUT は記憶した構成情報の演算実行部93への出力端子をそれぞれ示している。

[0542]

レジスタ921~924 (CD1~CD4) は、構成情報を記憶するためのレジスタであり、これらのレジスタ921~924はリング状に接続されている。

具体的には、レジスタ921の出力がレジスタ924の入力、および構成情報の出力端子TOUTに接続され、レジスタ924の出力がレジスタ923の入力に接続され、レジスタ923の出力が選択装置925の第1の入力端子「0」を介してレジスタ922の入力に接続され、レジスタ922の出力がレジスタ921の入力に接続されている。

[0543]

また、選択装置925の第2の入力端子「1」が構成情報CDの入力端子TCDに接続されている。選択装置925の制御端子が書き込み信号CWRの入力端子TCWRに接続されている。

選択装置925は、書き込み信号CWRが論理「1」で制御端子に供給される と入力端子TCDに入力される構成情報CDを選択して、レジスタ922に入力さ せる。

一方、選択装置925は、書き込み信号CWRが論理「0」で制御端子に供給されるとレジスタ923の出力情報を選択して、レジスタ922に入力させる。

[0544]

2入力ORゲート926は、第1の入力端子が書き込み信号CWRの入力端子

TCWR に接続され、第2の入力端子がシフト信号CEXの入力端子TCEX に接続され、出力端子がレジスタ922の制御端子に接続されている。

[0545]

また、レジスタ921, 923, 924の制御端子はシフト信号CEXの入力端子TCEX に接続されており、また、各レジスタ921~924のクロック端子がクロック入力端子TCCLKに接続されている。

[0546]

そして、これらのレジスタ921~924は、その先に接続される「被再構成部」が必要とする構成情報のビット数を記憶できる。

これらの中で、演算実行部93の構成情報として、レジスタ921 (CD1) の内容が使用される。

レジスタ921の出力は、演算実行部93の構成変更回路に直結されているため、この値が書き換えられると演算実行部93のハードウェア構成に即座に反映される。

このため、演算実行部93の動作中に外部からレジスタ921に対して書き込みを行うと実行中の演算結果に影響を与えることになる。

これを避けるために、外部からの構成情報CDの書き込みはレジスタ922(CD2)に対して行われる。

[0547]

構成情報CDの書き換えは、入力端子TCDに構成情報CDを入力し、書き込み信号CWRを1にすることで行われる。

この書き込み操作では、レジスタ921 (CD1)の内容は変化しない。

[0548]

新たに書き込んだ構成情報CDを演算実行部93の構成に反映するためには、書き込み信号「CWR」を0、シフト信号「CEX」を1にしてレジスタ922 (CD2)の内容をレジスタ921 (CD1)に転送する。

この時同時に、レジスタ921 (CD1) →レジスタ924 (CD4) →レジスタ923 (CD3) →レジスタ922 (CD2) というように構成情報がリングの中でローテーションして保持される。

[0549]

構成情報CDの入れ替えは、すべての構成情報記憶部92に対して同時に行われるので、クロック「CCLK」1サイクル分で完了する。

また、新しい構成情報を書き込まずに上記の入れ替え操作だけを行えば、リングを構成するレジスタ数分の過去の構成情報を高速に切り替えて再使用することができる。

[0550]

なお、複数の構成情報を記憶できる記憶部を用意する場合、任意の構成情報を 順番に関係なく自由に入れ替え可能にしたいという欲求が生じる場合がある。

しかしそのためには、記憶部の構成情報入れ替え制御手段が複雑になり、システム全体の構成情報の情報量が増えてくると、記憶部が占める面積や消費電力といったオーバーヘッドが無視できなくなってくる。

[0551]

本第16の実施形態に係るリング状の構成情報の入れ替え手段は、記憶している任意の構成情報CDをすぐに呼び出すことはできないが、記憶部の回路構成と入れ替えのための制御信号を単純化できるという特徴を備える。

記憶している構成情報CDの入れ替えの自由度が制限されるという制約は、1 つの信号処理アプリケーション等に含まれる複数の演算処理を、構成を切り替え ながら実行するようなケースを考えた場合、再構成がアプリケーションのアルゴ リズムにしたがって、決まったパターンで繰り返し行われると考えられ、その限 りにおいては間題にならない。

[0552]

演算実行部93は、たとえば図1に示すような演算装置等と同様の構成を有し、構成情報記憶部92による構成情報に基づいて係数、データ等の経路を選択するための選択装置(SEL)931-0~931-2、構成情報記憶部92による構成情報(演算内容を指示するための制御信号)に基づいて算術理演算を行うALU932、構成情報記憶部92により構成情報(演算内容を指示するための制御信号)に基づいて積和演算を行うMAC構造の演算器933を有し、構成情報記憶部92による構成情報に基づいて、演算器の配列や、演算実行時の係数パ

ラメータ等を再構成して、指定の演算を行い、この演算結果をたとえば図示しないデータメモリ等に出力する。

[0553]

次に、上記構成による動作を説明する。

なお、ここでは、構成情報記憶部92の4つのレジスタ921~924にはそれぞれ構成情報CDが保持されているものとする。

[0554]

この場合、演算実行部93の構成情報として、構成情報記憶部92のレジスタ 921 (CD1)の内容が使用される。

レジスタ921の出力は、演算実行部93の構成変更回路に直結されている。 このため、演算実行部93においては、構成情報記憶部92による構成情報に基 づいて、演算器の配列や、演算実行時の係数パラメータ等が再構成されて、指定 の演算が行われる。そして、演算結果がたとえば図示しないデータメモリ等に出 力される。

[0555]

ここで、演算実行部93に供給する構成情報CDの値を書き換える場合には、 演算実行部93の動作中に外部からレジスタ921に対して書き込みを行うと実 行中の演算結果に影響を与えることになる。

これを避けるために、外部からの構成情報CDの書き込みはレジスタ922(CD2)に対して行われる。

[0556]

構成情報CDの書き換えは、CPU91から入力端子TCDに構成情報CDが入力され、書き込み信号CWRが「1」に設定される。これにより、レジスタ92 2に対してCPU91から供給された構成情報CDが書き込まれる。

なお、この書き込み操作では、レジスタ921 (CD1)の内容は変化しない

[0557]

次に、新たに書き込んだ構成情報CDを演算実行部93の構成に反映するために、CPU91により書き込み信号CWRが「0」、シフト信号CEXが「1」

に設定される。これにより、レジスタ922 (CD2) の内容がレジスタ921 (CD1) に転送される。

この時同時に、レジスタ921 (CD1) →レジスタ924 (CD4) →レジスタ923 (CD3) →レジスタ922 (CD2) というように構成情報がリングの中でローテーションして保持される。

### [0558]

構成情報CDの入れ替えは、すべての構成情報記憶部92に対して同時に行われるので、クロック「CCLK」1サイクル分で完了する。

## [0559]

以上説明したように、本第16の実施形態によれば、演算器の配列等のハードウェア構成を再構成可能な演算装置を有する演算システム90において、構成情報を保持する構成情報記憶部92を、リング状に結合した複数のレジスタ921~924で構成し、その中の一つの構成情報を用いて演算処理を行っている間に、別の構成情報記憶部の内容を書き換えることができるように構成情報書き換え部、および再構成可能な演算実行部93と接続し、また、各レジスタ921~924に記憶された構成情報は、リング内をローテーションすることによって切り替えが可能としたことから、以下の効果を得られる。

すなわち、演算器が演算処理を実行中であっても、同時に次に使用する構成情報を設定することが可能とし、また、新たな構成情報を書き込まずに、構成の切り替えのみを行うことによって過去に使用した構成情報を再利用可能となる利点がある。

#### [0560]

すなわち、ハードウェアの再構成を演算実行と同時に行えるようになり、この オーバーヘッドを、演算の実行時間の裏側に隠蔽できるようになる。

また、複数の構成情報を同時に保持でき、それらを瞬時に切り替えることができる特性により、繰り返し使用される構成情報を同時に記憶しておき、それらを切り替えて使用することで、再構成のためのオーバーヘッドをほぼ「ゼロ」にすることも可能となる利点がある。

#### [0561]

なお、本第16の実施形態においては、4つの構成情報を保持できる構成を示しているが、必要に応じて2以上の任意の数の構成情報を保持できるようにしてもよい。

[0562]

## 【発明の効果】

以上説明したように、本発明によれば、アドレス生成装置自身が出力する制御 信号を用いて、複数の構成メモリの選択が可能になるため、同期機構を設ける必 要がなくなるという利点がある。

また、制御回路に制御が一度戻ることがないため、処理を行うためのオーバー ヘッドが少なくなり、システム全体の処理能力を向上させることも可能になる。

## 【図面の簡単な説明】

【図1】

本発明に係る演算装置の第1の実施形態を示す構成図である。

【図2】

本第1の実施形態の動作を説明するための図であって、図1の演算装置において、n=4で、係数入出力、データ入出力が4、カスケード入力が3である場合の装置を構成を示す図である。

【図3】

本発明に係る演算装置の第2の実施形態を示す構成図である。

【図4】

本第2の実施形態の動作を説明するための図であって、図3の演算装置において、n=4である場合の装置を構成を示す図である。

【図5】

本発明に係る演算装置の第3の実施形態を示す構成図である。

【図6】

本発明に係る演算装置の第4の実施形態を示す構成図である。

【図7】

本発明に係る演算装置の第5の実施形態を示す構成図である。

【図8】

本発明に係る演算装置の第6の実施形態を示す構成図である。

【図9】

本発明に係る演算装置の第7の実施形態を示す構成図である。

【図10】

本発明に係る演算装置の第8の実施形態を示す構成図である。

【図11】

本発明に係る演算装置の第9の実施形態を示す構成図である。

【図12】

本発明の第10の実施形態に係る演算システムを示す構成図である。

【図13】

本発明に係るアドレス生成装置によって生成されるアドレスと制御信号により選択される経路選択情報の選択タイミング例を示す図である。

【図14】

本発明の第11の実施形態を説明する図であって、本発明に係る演算システム に適用可能なアドレス生成装置の一例を示す構成図である。

【図15】

図14の動作を説明するための図である。

【図16】

本発明の第12の実施形態を説明するための図であって、本発明に係るインタ リーブ装置のデータ読み出し系の一例を示す構成図である。

【図17】

図16の読み出し系インタリーブ装置の動作を説明するためのタイミングチャートである。

【図18】

本発明の第13の実施形態を説明するための図であって、本発明に係るインタ リーブ装置のデータ書き込み系の一例を示す構成図である。

【図19】

図18の書き込み系インタリーブ装置の動作を説明するためのタイミングチャートである。

【図20】

本発明の第14の実施形態を説明するための図であって、本発明に係るインタ リーブ装置のデータ読み出し系の一般化した例を示す構成図である。

【図21】

図20の読み出し系インタリーブ装置のタイミングチャートである。

【図22】

本発明の第15の実施形態を説明するための図であって、本発明に係るインタ リーブ装置のデータ書き込み系の一般化した例を示す構成図である。

【図23】

図22の書き込み系インタリーブ装置のタイミングチャートである。

【図24】

本発明の第16の実施形態に係る演算システムを示す構成図である。

【図25】

本発明に係る構成情報記憶部を設けることによる効果を説明するための図である。

【図26】

本発明に係る構成情報記憶部の具体的な構成例を示す図である。

【符号の説明】

10,10A,10-1~10-n,10A-1~10A-3…演算装置、11…第1の選択装置(SELA)、12…第2の選択装置(SELB)、13…第3の選択装置(SELC)、14…ALU、15…MAC、16…第4の選択装置(SELE)、17…レジスタ(REG)、18-0~18-k…係数入力遅延用FIFO(COFIFO ~CkFIFO)、19-0~19-m…データ入力遅延用FIFO(DOFIFO ~DmFIFO)、20…演算装置、21-0,21-1…シフト演算器(SFTO,SFT1)、22-0,22-1…入力選択装置(RSELO,RSEL1)、23…バタフライ演算器(BTFO)、24-0,24-1…出力選択装置(DSEL0,DSEL1)、25-0,25-1…出力選択装置(WSELO,WSEL1)、20A…演算装置、21A-0~21A-3…シフト演算器(SFT0~SFT3)、22A-0~22A-3…入力選択装置(R

SEL0~RSEL3)、23A-0, 23A-1…バタフライ演算器 (BTF 0, BTF1)、24A-0~24A-3…出力選択装置(DSEL0~DSE L3)、25A-0~25A-3…出力選択装置(WSEL0~WSEL3)、 20B…演算装置、23B-2…バタフライ演算器(BTF2)、25B-0~ 25B-3…出力選択装置(WSEL0~WSEL3)、20C…演算装置、2 2C-0~22C-15…入力選択装置(RSEL0~RSEL7, BSEL0 ~BSEL7)、23C-0~23C-7…バタフライ演算器(BTF0~BT F7)、24C-0~24A-7…出力選択装置(DSEL0~DSEL7)、 25C-0~25C-7…出力選択装置(WSEL0~WSEL7)、20D… 演算装置、22D-0~22D-7…入力選択装置(RSEL0~RSEL7) 、23D-0~23C-6…バタフライ演算器(BTF0~BTF6)、24D -0~24D-7…出力選択装置(DSEL0~DSEL7)、25D-0~2 5 D - 7 ··· 出力選択装置 (W S E L 0 ~ W S E L 7) 、 3 0 ··· 演算装置、 3 1 ··· 第1の演算装置 (PU)、32…第2の演算装置 (BTF)、30A…演算装置 、31A…第1の演算装置(PU)、32A-0(BTFLa0) , …, 32A -k (BTFLak) 、 3 2 B - 0 (BTFL b 0) , …, 3 2 B - m (BTF Lbm)、32C-0(BTFLc0), …, 32C-n(BTFLcn)…第 2の演算装置、40…演算システム、41…CPU、42…第1の経路選択情報 メモリ、43…第2の経路選択情報メモリ、44…選択装置、45…アドレス生 成装置、46…データメモリ、47…再構成可能な演算装置、50…アドレス生 成装置、51-0~51-x…演算器(INCDECO~INCDECDx)、 52-0~52-2…セレクタ付き演算器 (SUM0~SUM2)、53-0~ 53-x…セクレタ(SELO~SELx)、54-0~54-x…カウンタ( Counter0~Counterx)、55-0…比較器(END)、56-0~56-x…比較器(END1~ENDx)、57-0~57-2…比較器( INC0~INC2)、58…セレクタ付き演算器(ADRSUM)、59…ビ ット反転器(BRV)、60…マスク生成器(ADRMSK)、61…制御信号 生成器(CTRLGEN)、70…読み出し系インタリーブ装置、71-0…第 1の遅延装置(DFF0)、71-1…第2の遅延装置(DFF1)、72-0


## 特2001-012535

…第1の選択装置(sel1)、72-1…第2の選択装置(sel1)、80
…書き込み系インタリーブ装置、81-0…第1の遅延装置(DFF0)、81-1…第2の遅延装置(DFF1)、82-0…第1の選択装置(sel0)、82-1…第2の選択装置(sel1)、70A…読み出し系インタリーブ装置、71A-00~71A-0n-1…第1の遅延装置、71A-(n-1)0~71A-(n-1)n-1…第nの遅延装置、72A-0~72A-n-1…第1~第nの選択装置、80A…インタリーブ装置、81A-1~81A-n-1…第2の遅延装置~第nの遅延装置、82A-0~82A-n-1…第1~第nの選択装置、90…演算システム、91…CPU、92…構成情報記憶部、921~924(CD1~CD4)…レジスタ、925…選択装置、926…ORゲート、93…演算実行部、930-0~931-2…選択装置、932…ALU、933…MAC構造の演算器。


# 【書類名】


図面


【図1】




【図2】










【図5】









【図8】 CLT BTF6 (mser (250-6 CLT BTF4 200 230-2 CLT BTF2 VEMRO




【図10】




## 【図11】




【図12】



【図13】



【図14】



COUNTLINI COUNTLINI

COUNTOFIN COUNTIFIN

COUNT2FIN

ADRINSK GENADR


MASK

BRV

brvadr


NSKND

【図15】




【図16】

<u>70</u>




【図17】




【図18】


<u>80</u>




【図19】





【図20】






【図22】







【図24】



【図25】









【要約】

【課題】同期機構が不要で、制御の簡単化、装置の簡単化を図れる演算システム を提供する。

【解決手段】構成情報を記憶する複数の構成情報メモリ42,43と、指定されるアドレスに応じて演算情報を読み出し、書き込み可能なデータメモリ46と、制御信号に応じて複数の構成情報メモリの構成情報を選択する選択装置44と、CPU41から起動信号を受けると指定されたパターンでデータメモリのアドレスを生成し、データメモリからの読み出し、データメモリへの書き込みを行い、かつ、生成したアドレスに応じた選択情報を含む制御信号を生成し選択装置44に出力するアドレス生成装置45と選択装置で選択された構成情報に基づいて再構成し、上記データメモリの読み出しデータに対し所定の演算を行い、この演算結果を書き込みとしてデータメモリに出力する演算装置47とを設ける。

【選択図】 図12

## 出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社